เทมเพลต VHDL สําหรับเครื่องสถานะ

author-image

โดย

หน้านี้ประกอบด้วยตัวอย่างการออกแบบสําหรับเครื่องสถานะใน VHDL เครื่องสถานะเป็นวงจรแบบลําดับที่จะเพิ่มความก้าวหน้าของสถานะต่างๆ ตัวอย่างให้รหัส HDL เพื่อใช้เครื่องสถานะประเภทต่อไปนี้:

  • เครื่องสถานะ 4-State Mealy

เอาต์พุตของเครื่องสถานะ Mealy จะขึ้นอยู่กับอินพุตและสถานะปัจจุบัน เมื่ออินพุตเปลี่ยนไป เอาต์พุตจะได้รับการอัปเดตโดยไม่รอสัญญาณนาฬิกา

  • เครื่องสถานะ Moore 4 สถานะ

เอาต์พุตของเครื่องสถานะ Moore จะขึ้นอยู่กับสถานะปัจจุบันเท่านั้น เอาต์พุตจะถูกเขียนก็ต่อเมื่อสถานะเปลี่ยนแปลง (บน Clock Edge) เท่านั้น

  • เครื่อง Safe State

ตัวอย่างนี้ใช้ค่าคุณลักษณะการสังเคราะห์syn_encodingที่ปลอดภัยเพื่อระบุว่าซอฟต์แวร์ควรใส่ตรรกะเพิ่มเติมเพื่อตรวจจับสถานะที่ผิดกฎหมายและบังคับให้การเปลี่ยนสถานะ State Machine เป็นสถานะรีเซ็ต

  • เครื่องสถานะที่เข้ารหัสโดยผู้ใช้

ตัวอย่างนี้ใช้คุณลักษณะการสังเคราะห์syn_encodingเพื่อใช้การเข้ารหัสไบนารีที่เฉพาะเจาะจงกับองค์ประกอบของประเภทที่ระบุ

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

การดาวน์โหลด zip แต่ละรายการรวมถึงไฟล์ VHDL สําหรับเครื่องสถานะและแผนภาพบล็อกระดับบนสุด

ลิงก์ที่เกี่ยวข้อง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้