คอลเลกชั่นผลิตภัณฑ์
MAX® V CPLD
สถานะ
Launched
วันที่วางจำหน่าย
2010
การทำลวดลายวงจร
180 nm

แหล่งข้อมูล

Logic Element (LE)
80
มาโครเซลล์ที่เทียบเท่า
64
การหน่วงเวลาแบบ Pin-to-Pin
7.5 ns
หน่วยความจำแฟลชของผู้ใช้
8 Kb
ลอจิกที่แปลงเป็นหน่วยความจำได้
ใช่

คุณสมบัติ

ออสซิลเลเตอร์ภายใน
ใช่
การรีเซ็ตการเปิดเครื่องอย่างรวดเร็ว
ใช่
Boundary-Scan JTAG
ใช่
JTAG ISP
ใช่
อินพุตรีจิสเตอร์ที่รวดเร็ว
ใช่
การเพิ่มพลังให้กับรีจิสเตอร์ที่ตั้งโปรแกรมได้
ใช่
JTAG Translator
ใช่
ISP แบบเรียลไทม์
ใช่
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
เอาต์พุตสูงสุดช่วยให้ได้
54
LVTTL/LVCMOS
ใช่
เอาต์พุต LVDS จำลอง
ใช่
Schmitt Triggers
ใช่
อัตราการเปลี่ยนแปลงแรงดันที่ตั้งโปรแกรมได้
ใช่
ตัวต้านทานแบบ Pull-Up ที่ตั้งโปรแกรมได้
ใช่
พิน GND ที่ตั้งโปรแกรมได้
ใช่
เอาต์พุตแบบ Open-Drain
ใช่
Bus Hold
ใช่

ข้อมูลจำเพาะของแพ็คเกจ

ตัวเลือกของแพ็คเกจ
M64, M68, E64, T100
ขนาดแพ็คเกจ
4.5mm, x 4.5mm, 5mm x 5mm, 9mm x 9mm, 16mm x 16mm

ข้อมูลเสริม

URL ข้อมูลเพิ่มเติม