คอลเลกชั่นผลิตภัณฑ์
MAX® V CPLD
สถานะ
Launched
วันที่วางจำหน่าย
2010
การทำลวดลายวงจร
180 nm

แหล่งข้อมูล

Logic Element (LE)
1270
มาโครเซลล์ที่เทียบเท่า
980
การหน่วงเวลาแบบ Pin-to-Pin
6.2 ns
หน่วยความจำแฟลชของผู้ใช้
8 Kb
ลอจิกที่แปลงเป็นหน่วยความจำได้
ใช่

คุณสมบัติ

ออสซิลเลเตอร์ภายใน
ใช่
การรีเซ็ตการเปิดเครื่องอย่างรวดเร็ว
ใช่
Boundary-Scan JTAG
ใช่
JTAG ISP
ใช่
อินพุตรีจิสเตอร์ที่รวดเร็ว
ใช่
การเพิ่มพลังให้กับรีจิสเตอร์ที่ตั้งโปรแกรมได้
ใช่
JTAG Translator
ใช่
ISP แบบเรียลไทม์
ใช่
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
I/O Power Banks
4
เอาต์พุตสูงสุดช่วยให้ได้
271
LVTTL/LVCMOS
ใช่
เอาต์พุต LVDS จำลอง
ใช่
ตรงตามข้อกำหนด PCI 66 MHz, 32 บิต
1
Schmitt Triggers
ใช่
อัตราการเปลี่ยนแปลงแรงดันที่ตั้งโปรแกรมได้
ใช่
ตัวต้านทานแบบ Pull-Up ที่ตั้งโปรแกรมได้
ใช่
พิน GND ที่ตั้งโปรแกรมได้
ใช่
เอาต์พุตแบบ Open-Drain
ใช่
Bus Hold
ใช่

ข้อมูลจำเพาะของแพ็คเกจ

ตัวเลือกของแพ็คเกจ
F256, F324, T144
ขนาดแพ็คเกจ
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

ข้อมูลเสริม

เอกสารข้อมูล
URL ข้อมูลเพิ่มเติม