Adveda: การยืนยันร่วมซอฟต์แวร์ฮาร์ดแวร์
ภาพรวม
Adveda เชี่ยวชาญด้านการตรวจสอบการทำงานของซอฟต์แวร์และฮาร์ดแวร์ และช่วยให้นักพัฒนาปิดช่องว่างการตรวจสอบระบบออนชิป (SOC) โดยนำเสนอเครื่องมือจำลองและแก้จุดบกพร่องที่รวดเร็วเป็นพิเศษ ด้วยเครื่องมือเหล่านี้ ทั้งซอฟต์แวร์และฮาร์ดแวร์ของ SOC สามารถตรวจสอบได้ภายในสภาพแวดล้อมเดียว Adveda สนับสนุนโปรเซสเซอร์ฝังตัวในตระกูล Intel® FPGA Nios® II อย่างสมบูรณ์
เครื่องมือ Univers ของ Adveda ช่วยให้งานดีบักและการตรวจสอบง่ายขึ้นอย่างมาก โดยทำให้สามารถจำลอง CPU หลายตัวได้ รวมถึงโมเดลบัส อุปกรณ์ต่อพ่วง RTL หรือรุ่น C++ ภายในสภาพแวดล้อมการจำลองเดียว
เครื่องมือ Univers มีคุณลักษณะสำหรับ:
- การรวมชุดคำสั่งจำลอง (ISS) หลายชุดเข้ากับรหัส VHDL/Verilog และด้วยรหัส C++
- การรวมซีพียูจากผู้ผลิตหลายราย
- ความเร็วในการจำลองที่สูงมาก
- ระดับข้อมูลการดีบักที่ละเอียดมาก
- ชุดคุณสมบัติมากมาย รวมถึงเบรกพอยต์และการสร้างอินเตอร์รัปต์
Aveda รองรับ โปรเซสเซอร์ Nios® II อย่างเต็มที่ด้วยการจัดหา ISS สำหรับเครื่องมือ Universe โมเดลสำหรับแฟบริกสวิตช์ของ Avalon® และสำหรับคำแนะนำแบบกำหนดเองก็มีให้เช่นกัน
ไฟล์โครงการที่สร้างโดย SOPC Builder จะถูกแยกวิเคราะห์โดยอัตโนมัติเพื่อกำหนดค่า Nios II ISS คำแนะนำที่กำหนดเองได้รับการสนับสนุนอย่างเต็มที่ และยังมีรายละเอียดเวลา (เช่น ข้อมูลแคชที่ขาดหายไป) รูปที่ 1 แสดงการโต้ตอบเครื่องมือ Univers กับ Intel FPGA SOPC Builder และ Nios II IDE
รูปที่ 1 Univers ทำงานได้อย่างราบรื่นด้วย SOPC Builder & Nios II IDE ของ Intel FPGA
นอกจากนี้ Adveda ยังเสนอคอมไพเลอร์ภาษาข้อกำหนดระดับระบบ (SL2) ภาษา SL2 ใช้เพื่อสร้างชุดคำสั่งจำลองหรือแบบจำลองอื่นๆ จากคำอธิบายระดับสูงที่เป็นนามธรรม ภาษาและคอมไพเลอร์ SL2 เหมาะอย่างยิ่งสำหรับวัตถุประสงค์ในการสำรวจการออกแบบ นอกจากคอมไพเลอร์ SL2 แล้ว ยังสามารถจัดเตรียมเครื่องมือสร้าง testbench เพื่อตรวจสอบการใช้งานที่แตกต่างกันสองแบบของการออกแบบเดียวกันโดยอัตโนมัติ (รุ่น ISS เทียบกับ Verilog/VHDL, ISS เทียบกับ ISS เป็นต้น)
เครื่องมือ
ตารางที่ 1 สรุปข้อเสนอเครื่องมือทั้งหมดของ Adveda ที่สนับสนุนโปรเซสเซอร์ Nios II
ตาราง 1 เครื่องมือออกแบบที่รองรับโปรเซสเซอร์ Nios II
ขั้นตอนการออกแบบ |
ชื่อเครื่องมือ |
ข้อคิดเห็น |
|---|---|---|
ระดับระบบ |
||
การจำลองร่วม HW/SW |
เครื่องมือจำลองร่วมและยืนยันร่วมกันของฮาร์ดแวร์/ซอฟต์แวร์ ให้สภาพแวดล้อมการพัฒนาแบบมัลติคอร์ซึ่งสนับสนุนซีพียูและตัวประมวลผลสัญญาณดิจิทัลร่วมกับโค้ด Verilog และ/หรือ VHDL ทั้งนี้ขึ้นอยู่กับ ISS (ประเภทของ CPU) รายการเพิ่มเติมจะรวมอยู่ด้วย เช่น แคชคำสั่งและรุ่นแคชข้อมูล รุ่นบัส รุ่นต่อพ่วง ฯลฯ Univers COVER รวมคุณสมบัติทั้งหมดของ Univers ISSIM และ Univers RTSIM ไว้ในเครื่องมือเดียว |
|
การจำลองและการสำรวจการออกแบบ |
คอมไพเลอร์ SL2 ช่วยให้ผู้ใช้สามารถจำลองและสำรวจการออกแบบที่ไม่มีอยู่ได้อย่างเต็มที่โดยให้คำอธิบายระดับนามธรรมที่สูง คำอธิบายนี้รวบรวมเป็นโค้ด C++ และรวมเอาฟีเจอร์ทั้งหมดของ Universe COVER นอกเหนือจากการอธิบาย CPU ด้วยแคช การทำนายสาขา ฯลฯ ภาษายังรองรับคำอธิบายของอุปกรณ์ต่อพ่วง รุ่นบัส ฯลฯ อย่างเต็มที่ |
|
การจำลองแบบ |
||
HW/SW |
ดูคำอธิบาย Univers COVER ด้านบน |
|
ซอฟต์แวร์ |
สภาพแวดล้อมการจำลองซอฟต์แวร์ให้สภาพแวดล้อมการพัฒนาแบบมัลติคอร์ ทั้งนี้ขึ้นอยู่กับ ISS (ประเภทของ CPU) รายการเพิ่มเติมจะรวมอยู่ด้วย เช่น แคชคำสั่งและรุ่นแคชข้อมูล รุ่นบัส รุ่นต่อพ่วง ฯลฯ |
|
ฮาร์ดแวร์ |
สภาพแวดล้อมการจำลองฮาร์ดแวร์สำหรับโค้ด Verilog/VHDL เครื่องจำลองนี้ได้รับการพัฒนาเพื่อให้สามารถจำลองการออกแบบฮาร์ดแวร์ด้วยความเร็วที่รวดเร็วอย่างเหลือเชื่อ |
|
การตรวจรับรอง |
||
HW/SW |
ดูคำอธิบาย Univers COVER ด้านบน |
|
ซอฟต์แวร์ |
ดูคำอธิบายของ Univers ISSIM ด้านบน |
|
ฮาร์ดแวร์ |
ดูคำอธิบายของ Univers RTSIM ด้านบน |
|
ข้อมูลติดต่อ
โปรดติดต่อ Adveda สำหรับข้อมูลเพิ่มเติมหรือเยี่ยมชมเว็บไซต์ Adveda
Adveda
Finisterelaan 18
5627 TD, Eindhoven
เนเธอร์แลนด์