การรับรอง Intel® FPGA IP

Intel มุ่งมั่นที่จะจัดหาคอร์ในทรัพย์สินทางปัญญา (IP) ที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อมูลจำเพาะของอินเทอร์เฟซได้อย่างลงตัว ซึ่งทำให้ง่ายสำหรับผู้ใช้ในการออกแบบให้เสร็จอย่างรวดเร็วและง่ายดาย Intel อาจให้หนึ่งหรือหลายใบรับรองต่อไปนี้แก่คอร์ IP

ตรงตามการออกแบบแพลตฟอร์ม

ใบรับรองที่สอดคล้องกับ Platform Designer มอบให้กับคอร์ทรัพย์สินทางปัญญา (IP) ที่ผสานรวมกับ Platform Designer ที่รวมอยู่ในซอฟต์แวร์การออกแบบ Quartus® II หรือ Intel® Quartus Prime ได้อย่างราบรื่น คอร์ที่สอดคล้องกับ Platform Designer รองรับอินเทอร์เฟซการเชื่อมต่อมาตรฐานอุตสาหกรรม รวมถึง Avalon® Memory-Mapped (Avalon-MM), Avalon Streaming (Avalon-ST), ARM* AXI3*, AXI4*, AXI4-lite*, AXI4 Stream*, APB*, และ AHB*

ความสะดวกในการหาซื้อ

เยี่ยมชม แคตตาล็อก IP ออนไลน์ สำหรับรายการคอร์ IP ที่สอดคล้องกับ Platform Designer ที่เป็นปัจจุบัน

สิ่งที่ส่งมาด้วยคอร์ IP ที่สอดคล้องกับตัวออกแบบแพลตฟอร์ม

คอร์ IP ต้องเป็นไปตามข้อกำหนดต่อไปนี้เพื่อให้ได้รับใบรับรองที่สอดคล้องกับ Platform Designer:

  • เชื่อมต่อกับกับแฟบริกการเชื่อมต่อระหว่างระบบผ่านหนึ่งในอินเตอร์เฟสการเชื่อมต่อมาตรฐานอุตสาหกรรมที่ระบุไว้ข้างต้น
  • การรวมระบบ Plug-and-play ของ Platform Designer ผ่าน hw.tcl

สมาชิกเครือข่าย Intel FPGA Design Solutions สามารถรองรับคอร์ IP ของตนว่าเป็นไปตาม Platform Designer ตราบเท่าที่ตรงตามข้อกำหนดที่กล่าวถึงข้างต้น

สรุปการตรวจสอบ

คอร์ IP ที่สอดคล้องกับ Platform Designer ได้รับการตรวจสอบด้วยส่วนประกอบ Avalon Monitor ในแต่ละอินเทอร์เฟซของ Avalon-ST หรือ Avalon-MM และไม่มีการละเมิดโปรโตคอล

ตัวอย่างการออกแบบฮาร์ดแวร์

คอร์ IP ยังรวมถึงตัวอย่างการออกแบบที่สร้างด้วย Platform Designer เพื่อแสดงการโต้ตอบที่ถูกต้องของคอร์ IP กับ Platform Designer

พร้อมสำหรับ DSP Builder

Intel มอบใบรับรอง DSP Builder Ready ให้กับคอร์ IP ที่มีการบูรณาการแบบ Plug-and-play กับซอฟต์แวร์ DSP Builder สำหรับ Intel FPGA DSP Builder สำหรับ Intel FPGA ทำให้รอบการออกแบบการประมวลผลสัญญาณดิจิทัล (DSP) สั้นลง โดยช่วยให้คุณสร้างการนำเสนอฮาร์ดแวร์ของการออกแบบ DSP ในสภาพแวดล้อมการพัฒนาที่เป็นมิตรกับอัลกอริทึม คุณสามารถรวมบล็อก MATLAB/Simulink ที่มีอยู่กับ DSP Builder สำหรับ Intel FPGA หรือบล็อก IP FPGA ของ Intel เพื่อตรวจสอบข้อกำหนดระดับระบบและสร้างการใช้งานฮาร์ดแวร์ หลังจากติดตั้ง DSP Builder Ready IP สัญลักษณ์จะปรากฏในเบราว์เซอร์ไลบรารี Simulink ภายใต้ DSP Builder สำหรับ Intel FPGA Blockset

I-Tested

ในตลาดที่มีการแข่งขันสูงขึ้น นักออกแบบฮาร์ดแวร์ต้องให้ความสำคัญกับเวลาและความพยายามในการออกแบบที่ปรับปรุงและสร้างความแตกต่างให้กับผลิตภัณฑ์ มากกว่าการออกแบบที่ใช้โปรโตคอลหรืออินเทอร์เฟซมาตรฐานอุตสาหกรรม คอร์ทรัพย์สินทางปัญญา (IP) แบบดรอปอินจึงกลายเป็นวิธีที่นิยมในการตอบสนองความต้องการโปรโตคอลมาตรฐานและตรรกะของอินเทอร์เฟซ เพื่อให้แน่ใจว่าคอร์ IP ตรงตามข้อกำหนดการทำงานของโปรโตคอลที่ซับซ้อนหรือข้อกำหนดด้านเวลาที่สำคัญของ I/O ของอินเทอร์เฟซ จะต้องดำเนินการตรวจสอบฮาร์ดแวร์

Intel® มอบการรับรองที่ทดสอบการทำงานร่วมกันหรือทดสอบ I-Tested แล้วแก่คอร์ IP สมาชิก FPGA IP หรือ Intel FPGA Design Solutions Network ที่ได้รับการรับรองใน Intel FPGA บนบอร์ดประเมินผลที่มี ASSP, ส่วนประกอบฮาร์ดแวร์ หรืออุปกรณ์ทดสอบที่จำเป็นเพื่อให้แน่ใจในการทำงานร่วมกันตามโปรโตคอลที่จำเป็น

ความสะดวกในการหาซื้อ

เยี่ยมชมแคตตาล็อก IP ออนไลน์เพื่อดูรายการคอร์ IP ที่ได้รับการทดสอบ I-Testedล่าสุด

สิ่งที่ส่งมอบได้เป็นคอร์ IP ที่ได้รับการทดสอบ I-Tested

Intel กำหนดให้คอร์ IP ต้องมีมีสิ่งที่ส่งมอบต่อไปนี้เพื่อให้ได้รับการรับรอง I-Tested:

  • การทดสอบการทำงานร่วมกันสำเร็จใน Intel FPGA บนบอร์ดประเมินผล
  • บอร์ดต้องมีส่วนประกอบมาตรฐานอุตสาหกรรมอื่นๆ และ/หรืออินเทอร์เฟซภายนอก (เช่น อุปกรณ์ทดสอบฮาร์ดแวร์มาตรฐาน) เพื่อตรวจสอบโปรโตคอลที่จัดการโดยคอร์ IP คอร์ต้องได้รับการทดสอบอย่างน้อยด้วยการกำหนดค่าและพารามิเตอร์ทั่วไปและกับเป้าหมายประสิทธิภาพทั่วไป
  • คำอธิบายแพลตฟอร์มฮาร์ดแวร์
  • เอกสารคอร์ต้องมีคำอธิบายของแพลตฟอร์มฮาร์ดแวร์ที่ใช้ รวมถึงประเภทของส่วนประกอบที่ใช้
  • เอกสารขั้นตอนการทดสอบการทำงานร่วมกัน
  • เอกสารคอร์ต้องมีคำอธิบายของการทดสอบที่ทำ อาจให้รายละเอียดของผลการทดสอบตามความเหมาะสม