ความยืดหยุ่นขั้นสูงสุดผ่านการกำหนดค่าใหม่บางส่วนและแบบไดนามิก

ด้วย Stratix® V FPGA คุณสามารถเปลี่ยนฟังก์ชันหลักและตัวรับส่งสัญญาณได้อย่างง่ายดายในขณะที่ส่วนอื่นๆ ของการออกแบบของคุณยังคงทำงานอยู่ ความยืดหยุ่นนี้เปิดใช้งานโดย:

  • การกำหนดค่าใหม่บางส่วนที่ละเอียดและเป็นมิตรกับผู้ใช้ ซึ่งใช้เวลาและความพยายามในการพัฒนาน้อยกว่าโซลูชันคู่แข่ง
  • ตัวรับส่งสัญญาณที่กำหนดค่าใหม่ได้แบบไดนามิก ซึ่งช่วยให้คุณสนับสนุนหลายโปรโตคอล อัตราข้อมูล และการตั้งค่าไฟล์แนบสื่อทางกายภาพ (PMA) ที่หลากหลาย

รูปที่ 1: การกำหนดค่าใหม่บางส่วนและแบบไดนามิกใน Stratix V FPGA

การมีความยืดหยุ่นในระดับนี้มีความจำเป็นสำหรับแอพพลิเคชั่นที่มีแบนด์วิดท์สูง เช่น ทรานสปอนเดอร์มัลติเพล็กซ์ 100G OTU-4 (muxponder) ที่รองรับอินเทอร์เฟซไคลเอนต์หลายมาตรฐานตั้งแต่ 150 Mbps ถึง 28 Gbps ด้วยการออกแบบแอพพลิเคชั่นดังกล่าวด้วย Stratix V FPGA คุณสามารถอัปเดตหรือปรับฟังก์ชันการทำงานของ FPGA ได้ทันที โดยไม่กระทบต่อบริการของลูกค้าทั้งหมดของคุณ

นอกจากนี้ ในการเพิ่มความได้เปรียบในการแข่งขัน คุณต้องสามารถรวมฟังก์ชันการทำงานและประสิทธิภาพของระบบเข้ากับการออกแบบที่ใช้ FPGA ได้อย่างต่อเนื่อง บ่อยครั้ง จำเป็นต้องมี FPGA ขนาดใหญ่ที่ไม่เพียงแต่เพิ่มต้นทุนแต่ยังเพิ่มพลังงานด้วย การกำหนดค่าใหม่บางส่วนช่วยปรับปรุงความหนาแน่นของลอจิกที่มีประสิทธิภาพ โดยไม่จำเป็นต้องวางในฟังก์ชัน FPGA ที่ไม่ได้ทำงานพร้อมกัน แต่คุณสามารถจัดเก็บฟังก์ชันเหล่านี้ไว้ในหน่วยความจำภายนอกและโหลดฟังก์ชันเหล่านี้ได้ตามต้องการ ซึ่งจะช่วยลดขนาดของ FPGA โดยอนุญาตให้มีแอพพลิเคชั่นหลายตัวใน FPGA เดียว ประหยัดพื้นที่และต้นทุนของบอร์ด และลดการใช้พลังงาน

การดำเนินการกำหนดค่าใหม่บางส่วน

ในปัจจุบัน การใช้งานความสามารถในการกำหนดค่าใหม่บางส่วนที่แข่งขันกันได้นั้นต้องการวงจรทางวิศวกรรมที่ยาวนานกว่ามากและความซับซ้อนของขั้นตอนการออกแบบที่มากขึ้น ซึ่งรวมถึงความจำเป็นในการทราบรายละเอียดสถาปัตยกรรม FPGA ที่ซับซ้อนทั้งหมด Intel® FPGA ทำให้กระบวนการกำหนดค่าใหม่บางส่วนง่ายขึ้นด้วย:

  • แฟบริกที่กำหนดค่าใหม่ได้ล้ำสมัยใน Stratix V FPGA
  • การออกแบบที่สร้างขึ้นจากการออกแบบคอมไพล์ส่วนเพิ่มที่ได้รับการพิสูจน์แล้วและขั้นตอน Logic Lock Region ในซอฟต์แวร์การออกแบบ Intel® Quartus® Prime

ด้วยการนำการกำหนดค่าใหม่บางส่วนไปใช้ คุณไม่จำเป็นต้องมีความรู้ที่ซับซ้อนเกี่ยวกับ FPGA ไม่มีการจำกัดจำนวนของภูมิภาค (พาร์ติชั่น) และไฟล์การเขียนโปรแกรม และไม่มีข้อจำกัดในลำดับของการโหลดขอบเขตที่แบ่งพาร์ติชั่นใน FPGA นอกจากนี้ สำหรับการเปลี่ยนแปลงการออกแบบเพียงเล็กน้อย คุณสามารถใช้การกำหนดค่าใหม่บางส่วนได้โดยไม่จำเป็นต้องแบ่งพาร์ติชันการออกแบบทั้งหมดของคุณ

รองรับการกำหนดค่าใหม่บางส่วนผ่านโครงร่างการกำหนดค่าใดๆ ต่อไปนี้:

  • อินเทอร์เฟซ Flash Parallel X16
  • โปรเซสเซอร์ภายใน เช่น โปรเซสเซอร์ Nios® II แบบฝัง
  • การกำหนดค่าผ่านอินเทอร์เฟซภายนอก (รวมถึง PCI* Express (PCIe*) และ Gigabit Ethernet)

แนะนำการกำหนดค่าใหม่บางส่วน

  • เรียนรู้เกี่ยวกับขั้นตอนการออกแบบการกำหนดค่าใหม่บางส่วน
  • ทำความเข้าใจลำดับการทำงานและคุณสมบัติซอฟต์แวร์ของการกำหนดค่าใหม่บางส่วน

การกำหนดค่าใหม่บางส่วน Stratix V FPGA และการสาธิตการออกแบบการกำหนดค่าใหม่ของตัวรับส่งสัญญาณ

  • เรียนรู้วิธีที่ 28 nm Stratix V FPGA ให้ความสามารถในการกำหนดค่าส่วนหลักที่ผู้ใช้ระบุโดยใช้การกำหนดค่าใหม่บางส่วน