บล็อก Stratix® V DSP

ด้วยบล็อกการประมวลผลสัญญาณดิจิทัลที่มีความแม่นยำ (DSP) ที่แปรผันได้ Stratix® V FPGA รองรับแบบบล็อกต่อบล็อก ความแม่นยำที่หลากหลายตั้งแต่ 9 บิต x 9 บิตไปจนถึงจุดลอยตัวที่มีความแม่นยำเดียว (การคูณ mantissa ) ภายในบล็อก DSP เดียว ช่วยให้คุณเป็นอิสระจากข้อจำกัดด้านสถาปัตยกรรม FPGA ซึ่งช่วยให้คุณใช้ความแม่นยำสูงสุดในแต่ละขั้นตอนของเส้นทางข้อมูล DSP คุณจะได้รับประโยชน์จากประสิทธิภาพของระบบที่เพิ่มขึ้น การใช้พลังงานที่ลดลง และข้อจำกัดทางสถาปัตยกรรมที่ลดลง รูปที่ 1 แสดงสถาปัตยกรรมบล็อก DSP ที่มีความแม่นยำของตัวแปร Stratix V FPGA ในโหมดความแม่นยำ 18 บิต รูปที่ 2 แสดงสถาปัตยกรรมบล็อก DSP ที่มีความแม่นยำของตัวแปร Stratix V FPGA ในโหมดความแม่นยำสูง

รูปที่ 1 สถาปัตยกรรมบล็อก DSP ความแม่นยำตัวแปร Stratix V FPGA, โหมดความแม่นยำ 18 บิต

รูปที่ 2: สถาปัตยกรรมบล็อก DSP ที่มีความแม่นยำตัวแปร Stratix V FPGA

ช่วงความแม่นยำ Stratix V FPGA DSP

ตารางที่ 1: บล็อก Stratix V FPGA DSP ในโหมดบล็อกเดียว

บล็อก DSP ความแม่นยำตัวแปรเดียว บล็อก Stratix V FPGA DSP
สามตัวคูณอิสระ 9x9
ตัวคูณสองตัวในโหมดผลรวม 18x18
ตัวคูณสองตัวในโหมดผลรวม 16x16
ไม่สมมาตรอิสระ 18x36
ความแม่นยำสูงอิสระ 27x27

ตารางที่ 2: บล็อก Stratix V FPGA DSP ในโหมดหลายบล็อก

บล็อก DSP ที่มีความแม่นยำหลายตัวแปรในโหมดคาสเคด บล็อก Stratix V FPGA DSP
หนึ่ง 36x36 อิสระ 2
หนึ่ง 54x54 อิสระ 4 (1)
การคูณซับซ้อน 18x18 2
การคูณซับซ้อน 18x25 3
การคูณซับซ้อน 18x36 4
การคูณซับซ้อน 27x27 4
หมายเหตุ:
1. ต้องการมีตรรกะเพิ่มเติมนอกบล็อก DSP

บัสคาสเคด

โหมดทั้งหมดมีตัวสะสม 64 บิตและบล็อก DSP ที่มีความแม่นยำแบบปรับได้แต่ละบล็อกนั้นมาพร้อมกับบัสคาสเคด 64 บิต ที่ช่วยให้ดำเนินการประมวลผลสัญญาณที่มีความแม่นยำสูงยิ่งขึ้นโดยเรียงซ้อนหลายบล็อกโดยใช้บัสเฉพาะ

สถาปัตยกรรม DSP ที่มีความแม่นยำแบบแปรผันจะรักษาความเข้ากันได้แบบย้อนหลัง สามารถรองรับแอปพลิเคชัน DSP แบบ 18 บิตที่มีอยู่ได้อย่างมีประสิทธิภาพ เช่น การประมวลผลวิดีโอความละเอียดสูง การแปลงขึ้นหรือลงดิจิทัล และการกรองแบบหลายอัตรา

แอพพลิเคชั่นสำหรับ Stratix V FPGA

  • แอพพลิเคชั่นการประมวลผลวิดีโอ
  • แอพพลิเคชั่นไร้สาย
  • แอพพลิเคชั่นทางการแพทย์
  • แอพพลิเคชั่นการทดสอบและการวัด
  • แอพพลิเคชั่นเรดาร์ทหาร