หน่วยความจำแบบฝังใน Stratix® Series FPGA

FPGA ตระกูล Stratix® นำเสนอแนวคิดของหน่วยความจำ TriMatrix ในหน่วยความจำ TriMatrix หน่วยความจำออนชิปมีการใช้งานในบล็อกขนาดต่างๆ สามประเภท แต่ละประเภทมีการใช้งานเฉพาะ ประเภทหน่วยความจำได้รับการบำรุงรักษาและปรับให้เหมาะสมผ่านอุปกรณ์ Stratix ซีรีส์
ด้วยการเปลี่ยนแปลงทางสถาปัตยกรรมที่สำคัญในหน่วยความจำภายในใน Stratix® V FPGA เราได้เพิ่มทั้งความจุและแบนด์วิดท์ของโครงสร้างเหล่านี้อย่างมีนัยสำคัญ Stratix V FPGA ใช้หน่วยความจำสองประเภท: บล็อกอาร์เรย์ตรรกะหน่วยความจำที่ปรับปรุง (MLAB) และบล็อกหน่วยความจำ M20K การเปลี่ยนแปลงเหล่านี้ได้ปรับปรุงประสิทธิภาพและการใช้งาน ซึ่งช่วยเพิ่มความสามารถในการออกแบบการประมวลผลสัญญาณดิจิทัล (DSP) ซอฟต์แวร์ Quartus® II จะย้ายการออกแบบโดยอัตโนมัติจากสถาปัตยกรรมหน่วยความจำ FPGA ของ Stratix ซีรีส์ก่อนหน้าไปยังโครงสร้างใหม่ คุณลักษณะ MLAB ที่ได้รับการปรับปรุงที่สำคัญช่วยเพิ่มประสิทธิภาพและแบนด์วิดท์:

    ที่อยู่และรีจิสเตอร์ข้อมูลภายใน MLAB
    เพิ่มประสิทธิภาพการใช้ลอจิกลดลงประสิทธิภาพที่เพิ่มขึ้นสำหรับ FIFO แบบกว้างและตื้น (บิตกว้าง n, ลึก 32 หรือ 64)คุณสมบัติบล็อกหน่วยความจำ M20K ที่สำคัญช่วยเพิ่มประสิทธิภาพและการใช้งาน:

    จำนวนบิตหน่วยความจำแบบฝังตัวที่เพิ่มขึ้น
    ประสิทธิภาพบล็อกหน่วยความจำที่เพิ่มขึ้นความยืดหยุ่นของสถาปัตยกรรมหน่วยความจำเพื่อขยายแอพพลิเคชั่นดีขึ้นการวางผังพื้นและการกำหนดเส้นทางอย่างง่ายการป้องกันรหัสแก้ไขข้อผิดพลาด (ECC) ที่เป็นตัวเลือกซึ่งสามารถทำงานได้ในโหมดไปป์ไลน์หรือไม่ใช่ไปป์ไลน์ซอฟต์แวร์ Quartus® II จะเลือกหน่วยความจำที่เหมาะสมที่สุดสำหรับการสร้างอินสแตนซ์แต่ละรายการ เพื่อให้การใช้งานหน่วยความจำแบบฝังตัวมีประสิทธิภาพสูงสุด ตารางที่ 1 สรุปความแตกต่างในบล็อกหน่วยความจำและแอพพลิเคชั่นที่เกี่ยวข้องระหว่างตระกูล Stratix FPGA ล่าสุด

ตาราง 1 การเปรียบเทียบระหว่างบล็อก TriMatrix ใน Stratix® III, Stratix® IV และ Stratix® V FPGA

ฟังก์ชันหน่วยความจำ

Stratix III/IV

Stratix V

การจัดเก็บรหัสโปรเซสเซอร์บัฟเฟอร์แพ็คเก็ตPacket buffersบัฟเฟอร์เฟรมวิดีโอ หน่วยความจำเอนกประสงค์ ชิฟต์ รีจิสเตอร์บัฟเฟอร์ FIFO แบบตื้นกว้างWide shallow FIFO buffersสายหน่วงเวลาฟิลเตอร์Filter delay lines M144K 144K บิต

M144K
144K bits

M20K
20K bits

MLAB ที่ปรับปรุงแล้ว 640 บิต

Enhanced MLAB
640 bits

M9K
9K bits

MLAB
640 bits

สำหรับรายละเอียดทั้งหมดเกี่ยวกับความจุบล็อกหน่วยความจำสำหรับอุปกรณ์ Stratix® V โปรดดูที่ หน้าภาพรวม Stratix® V
สำหรับรายละเอียดเกี่ยวกับจำนวนบล็อกหน่วยความจำสำหรับกลุ่ม Stratix® FPGA รุ่นก่อนหน้า โปรดดูบทในคู่มือที่เกี่ยวข้อง

ตารางที่ 2 สรุปคุณลักษณะสำหรับหน่วยความจำภายในแต่ละประเภทที่ใช้ใน Stratix V FPGA

ตาราง 2 คุณสมบัติหน่วยความจำภายในใน Stratix® V FPGA

คุณสมบัติ

MLABMLAB

M20KM20K

ประสิทธิภาพPerformance

600 MHz

600 MHz

600 MHz

600 MHz

พอร์ตดูอัลเรียบง่ายSimple Dual-Port

ทรูดูอัลพอร์ต

True Dual-Port-

-

ECC โหมดพลังงานต่ำ Byte เปิดใช้งาน

✓-

-Packed Mode

ECC

Low-Power Mode✓

Shift Register

Shift Register

FIFO

FIFO

การเริ่มต้นการทำงาน

Initialization

นาฬิกาผสม

Mixed Clock

Byte Enable

เปิดใช้งานนาฬิกา ที่อยู่

Address Clock Enable