หน่วยความจำแบบฝังใน Stratix® Series FPGA

ตาราง 1 การเปรียบเทียบระหว่างบล็อก TriMatrix ใน Stratix® III, Stratix® IV และ Stratix® V FPGA

ฟังก์ชันหน่วยความจำ

Stratix III/IV

Stratix V

การจัดเก็บรหัสโปรเซสเซอร์บัฟเฟอร์แพ็คเก็ตPacket buffersบัฟเฟอร์เฟรมวิดีโอ หน่วยความจำเอนกประสงค์ ชิฟต์ รีจิสเตอร์บัฟเฟอร์ FIFO แบบตื้นกว้างWide shallow FIFO buffersสายหน่วงเวลาฟิลเตอร์Filter delay lines M144K 144K บิต

M144K
144K bits

M20K
20K bits

MLAB ที่ปรับปรุงแล้ว 640 บิต

Enhanced MLAB
640 bits

M9K
9K bits

MLAB
640 bits

ตาราง 2 คุณสมบัติหน่วยความจำภายในใน Stratix® V FPGA

คุณสมบัติ

MLABMLAB

M20KM20K

ประสิทธิภาพPerformance

600 MHz

600 MHz

600 MHz

600 MHz

พอร์ตดูอัลเรียบง่ายSimple Dual-Port

ทรูดูอัลพอร์ต

True Dual-Port-

-

ECC โหมดพลังงานต่ำ Byte เปิดใช้งาน

✓-

-Packed Mode

ECC

Low-Power Mode✓

Shift Register

Shift Register

FIFO

FIFO

การเริ่มต้นการทำงาน

Initialization

นาฬิกาผสม

Mixed Clock

Byte Enable

เปิดใช้งานนาฬิกา ที่อยู่

Address Clock Enable