คุณสมบัติการใช้พลังงานต่ำของ Stratix® Series FPGA

เนื่องจากเทคโนโลยีกระบวนการมีขนาดเล็กลงเรื่อยๆ การจัดการพลังงานและความร้อนจึงมีความสำคัญมากขึ้นเรื่อยๆ โดยเฉพาะอย่างยิ่งใน FPGA ที่มีประสิทธิภาพสูงและมีความหนาแน่นสูง เพื่อลดการใช้พลังงานใน FPGA ซีรีส์ Stratix® รุ่นใหม่ Intel® FPGA ได้พัฒนาเทคโนโลยีใหม่หลายอย่าง เทคโนโลยีลดการใช้พลังงานหลัก (พบใน Stratix® III FPGA และตระกูลที่ใหม่กว่า) ได้แก่:

เทคโนโลยีพลังงานที่ตั้งโปรแกรมได้

FPGA ซีรีส์ Stratix ล่าสุดมีเทคโนโลยี Programmable Power Technology เพื่อลดการใช้พลังงานและให้ประสิทธิภาพสูงสุดเมื่อจำเป็น รูปที่ 1 แสดงให้เห็นว่า Programmable Power Technology ทำงานอย่างไรในระดับบล็อก—ลอจิก หน่วยความจำ หรือการประมวลผลสัญญาณดิจิทัล (DSP)

รูปที่ 1 แฟบริก FPGA มาตรฐานเทียบกับแฟบริก FPGA ของ Stratix ที่มีเทคโนโลยีพลังงานที่ตั้งโปรแกรมได้

  • ใน FPGA มาตรฐาน บล็อกลอจิกทั้งหมดได้รับการออกแบบให้ทำงานด้วยความเร็วเดียวเท่านั้น ซึ่งเป็นความเร็วสูงสุดที่เป็นไปได้ (ตามที่แสดงในบล็อกสีเหลือง) ซึ่งส่งผลให้มีการใช้พลังงานสูงเกินไป
  • ในการออกแบบ FPGA มีเส้นทางน้อยมาก (โดยเฉลี่ยเพียง 20 เปอร์เซ็นต์เท่านั้น) ที่มีความสำคัญต่อจังหวะเวลา เมื่อใช้ Programmable Power Technology บล็อกลอจิกทั้งหมดในอาร์เรย์ ยกเว้นบล็อกที่กำหนดเป็นเวลาวิกฤติ จะถูกตั้งค่าเป็นโหมดพลังงานต่ำ (ตามที่แสดงในบล็อกสีน้ำเงิน) ด้วยลอจิกบล็อกเพียงไม่กี่ตัวที่กำหนดเวลาวิกฤติที่ตั้งค่าเป็นโหมดความเร็วสูง Programmable Power Technology ช่วยให้ FPGA ของ Stratix series มอบพลังงานต่ำสุดและประสิทธิภาพสูงสุด

สำหรับการออกแบบใดๆ ซอฟต์แวร์ Quartus® II จะกำหนดความหย่อนที่มีอยู่ในแต่ละเส้นทางของวงจรเพื่อตั้งค่าทรานซิสเตอร์ (ภายในบล็อก) เป็นโหมดที่เหมาะสมโดยอัตโนมัติ—ประสิทธิภาพสูงหรือใช้พลังงานต่ำ—โดยการปรับแรงดันไบอัสด้านหลังของทรานซิสเตอร์ ซึ่งทำให้ทรานซิสเตอร์เปิดได้ยากขึ้น ดังนั้นจึงลดกระแสรั่วไหลที่ต่ำกว่าเกณฑ์และพลังงานไฟฟ้าสถิตที่ไม่ต้องการ รูปที่ 2 ในระดับที่สูงมาก แสดงให้เห็นว่าซอฟต์แวร์ Quartus II ควบคุมทรานซิสเตอร์อย่างไรเพื่อสลับไปมาระหว่างโหมดประสิทธิภาพสูงและโหมดพลังงานต่ำ

รูปที่ 2: ซอฟต์แวร์ Quartus II ลดการใช้พลังงานและเพิ่มประสิทธิภาพสูงสุด

ตัวอย่างเช่น นี่คือวิธีที่ซอฟต์แวร์ Intel Quartus II ตั้งค่าทรานซิสเตอร์ NMOS ในแกนหลักของ FPGA ของ Stratix ซีรี่ส์:

  • โหมดพลังงานต่ำ—ซอฟต์แวร์ Quartus II ช่วยลดแรงดันไบอัสด้านหลัง (ทำให้เป็นค่าลบมากขึ้น) ซึ่งทำให้ทรานซิสเตอร์เปิดได้ยากขึ้น ส่งผลให้ทรานซิสเตอร์รั่วน้อยลงและประหยัดพลังงานในเส้นทางการออกแบบส่วนใหญ่
  • โหมดประสิทธิภาพสูง—ซอฟต์แวร์ Quartus II เพิ่มแรงดันไบอัสด้านหลัง (ทำให้เป็นลบน้อยลง) ซึ่งทำให้ทรานซิสเตอร์เปิดได้ง่ายขึ้นในเส้นทางที่สำคัญเกี่ยวกับจังหวะเวลาไม่กี่เส้นทาง เพื่อช่วยให้ตรงตามข้อจำกัดด้านเวลาที่กำหนดของการออกแบบและให้ประสิทธิภาพสูงสุด

DDR3 และการสิ้นสุดออนชิปแบบไดนามิก (OCT)

เปิดใช้งานโดยการปรับระดับการอ่าน/เขียน FPGA ซีรีส์ Stratix รุ่นใหม่ล่าสุดสามารถเชื่อมต่อกับหน่วยความจำDDR3 ที่ทำงานที่ 1.5 V ได้อย่างง่ายดาย ซึ่งจะช่วยลดพลังงานไฟฟ้าสถิตย์ลง 30 เปอร์เซ็นต์เมื่อเทียบกับหน่วยความจำ DDR2 ที่ 1.8 V

นอกจากนี้ OCT แบบไดนามิก ยังช่วยลดกระแสไฟสถิตด้วย DIMM 72 บิตทั่วไป (72 DQ และ 18 DQS พิน) โดยการเปิดและปิดการยุติอนุกรม (RS) และการสิ้นสุดแบบขนาน (RT ) แบบไดนามิกระหว่างการถ่ายโอนข้อมูล (ดูรูปที่ 3) ตัวอย่างเช่น เมื่อรวมผลกระทบของการหดตัวของแรงดันไฟฟ้า DDR3 และ DOCT เข้าด้วยกัน Stratix IV FPGA บน DIMM 72 บิตทั่วไป จะลดพลังงานไฟฟ้าสถิต OCT แบบคู่ขนานลง 65 เปอร์เซ็นต์ที่ 1,067 Mbps เมื่อเปรียบเทียบกับ FPGA มาตรฐาน

รูป 3 OCT แบบไดนามิกสำหรับส่วนต่อประสานหน่วยความจำ

  • ในระหว่างรอบการเขียน RS จะเปิดและ RT จะปิดเพื่อให้ตรงกับอิมพีแดนซ์ของไลน์
  • ในระหว่างรอบการอ่าน RS จะถูกปิดและ RT จะเปิดขึ้นเนื่องจาก FPGA ของ Stratix ซีรี่ส์ดำเนินการสิ้นสุดด้านไกลของบัส

สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ DDR3 และ OCT แบบไดนามิก โปรดดู เอกสารการจัดการพลังงานและข้อดี 40 นาโนเมตร (PDF)

เทคโนโลยีกระบวนการและวงจร

Stratix III และ FPGA ซีรีส์ Stratix ที่ใหม่กว่าใช้เทคนิคกระบวนการและวงจรล่าสุดพร้อมกับนวัตกรรมวงจรและสถาปัตยกรรมที่สำคัญเพื่อลดพลังงานและยังคงให้ประสิทธิภาพสูงสุดของ FPGA เทคโนโลยีบางอย่างที่ใช้ ได้แก่ ทรานซิสเตอร์แบบหลายเกณฑ์ ทรานซิสเตอร์ความยาวเกทแบบแปรผัน ไดอิเล็กตริกต่ำ ออกไซด์สามประตู (TGO) เกตออกไซด์ที่บางเฉียบ และสเตรนซิลิกอน สำหรับข้อมูลเพิ่มเติมเกี่ยวกับเทคโนโลยีกระบวนการและวงจรเหล่านี้ โปรดดูเอกสารสรุปการจัดการพลังงานและข้อดี 40 นาโนเมตร (PDF)

เครื่องมือวิเคราะห์และเพิ่มประสิทธิภาพ PowerPlay Power

เครื่องมือวิเคราะห์พลังงานและปรับให้เหมาะสม PowerPlay ของซอฟต์แวร์ Quartus II ช่วยให้การใช้พลังงานทั้งหมดของการออกแบบของคุณเหลือน้อยที่สุด Intel FPGA เริ่มนำเสนอความสามารถในการเพิ่มประสิทธิภาพพลังงานขั้นสูงในซอฟต์แวร์ Quartus II ในปี 2548 และให้พลังงานแบบไดนามิกลดลงโดยเฉลี่ย 25 เปอร์เซ็นต์ในการออกแบบของลูกค้าของเราในทันที

ตั้งแต่นั้นมา เครื่องมือวิเคราะห์พลังงานและการเพิ่มประสิทธิภาพ PowerPlay ก็ได้รับการปรับปรุงด้วยการเพิ่มการตัดสินใจที่ชาญฉลาดในการสังเคราะห์ การจัดวาง และการกำหนดเส้นทาง ในปัจจุบัน ด้วยการทำงานร่วมกับ Programmable Power Technology ในซิลิคอนซีรีส์ Stratix ความสามารถในการลดการใช้พลังงานของการเพิ่มประสิทธิภาพพลังงาน PowerPlay ให้น้อยที่สุดจึงสิ่งที่ดีที่สุดเท่าที่เคยมีมา หากต้องการเรียนรู้เพิ่มเติม โปรดไปที่หน้าเว็บ การเพิ่มประสิทธิภาพพลังงานสำหรับ Stratix III FPGA web page.