โซลูชั่นการสิ้นสุดใน Stratix® IV FPGA

เมื่ออุปกรณ์เปลี่ยนเร็วขึ้น ความสมบูรณ์ของสัญญาณจึงมีความสำคัญ Stratix IV FPGA นำเสนอเทคโนโลยีการสิ้นสุดออนชิปขั้นสูง (OCT) ขั้นสูง เพื่อปรับปรุงความสมบูรณ์ของสัญญาณ ให้ดียิ่งขึ้น และทำให้การออกแบบ PCB ง่ายขึ้น

  • การสิ้นสุดออนชิปที่เป็นกรรมสิทธิ์ของ Intel® FPGA และควบคุมแบบไดนามิก (OCT แบบไดนามิก)
  • ธนาคาร I/O ทั้งหมดรองรับ OCT
  • รองรับ OCT แบบอนุกรมซีรีส์ คู่ขนาน และดิฟเฟอเรนเชียล
  • วงจรสอบเทียบอัตโนมัติแบบดิจิทัลใหม่ทั้งหมด

ตารางที่ 1 แสดงประโยชน์หลักของ Dynamic OCT

ตาราง 1 ประโยชน์ของ OCT แบบไดนามิก

สิทธิประโยชน์

คำอธิบาย

ลดการใช้พลังงาน

Dynamic OCT จะปิดการสิ้นสุดระหว่างช่วงเวลาของการอ่าน/เขียน ซึ่งจะช่วยประหยัด 1.02W บนอินเทอร์เฟซ 72 บิตทั่วไป ดังนั้นจึงลดพลังงานลง

ความสมบูรณ์ของสัญญาณดีขึ้น

Dynamic OCT ให้การสิ้นสุดไลน์ที่เหมาะสมและการจับคู่อิมพีแดนซ์บนบัสแบบสองทิศทาง ซึ่งช่วยป้องกันการสะท้อนบนสายลำเลียง

การออกแบบบอร์ดที่เรียบง่าย

Dynamic OCT ลบข้อกำหนดตัวต้านทานการสิ้นสุดบนบอร์ด ซึ่งส่งผลให้เค้าโครง PCB ง่ายขึ้น

ต้นทุนน้อยลง

ด้วย OCT แบบไดนามิก ทำให้มีตัวต้านทานน้อยลง มีร่องรอยน้อยลง และใช้พื้นที่บนบอร์ดน้อยลง การลดเวลาการจัดวางและจำนวนส่วนประกอบบน PCB อาจส่งผลให้ต้นทุนระบบโดยรวมลดลง

ความน่าเชื่อถือในระบบเพิ่มขึ้น

ความน่าเชื่อถือของระบบเพิ่มขึ้นเนื่องจาก OCT แบบไดนามิกช่วยลดจำนวนส่วนประกอบบน PCB
ดูทั้งหมด แสดงน้อยลง

OCT แบบไดนามิก

Stratix IV FPGA คือ FPGA รุ่นที่สองของ Intel® FPGA ที่มี OCT แบบไดนามิก OCT แบบไดนามิกช่วยให้สามารถเปิด/ปิดการสิ้นสุดอนุกรม (RS) และการสิ้นสุดแบบขนาน (RT) แบบไดนามิกได้ในระหว่างการถ่ายโอนข้อมูล คุณลักษณะนี้มีประโยชน์อย่างยิ่งเมื่อใช้ Stratix IV FPGA กับอินเทอร์เฟซหน่วยความจำภายนอกเพื่อเชื่อมต่อกับหน่วยความจำ DDR
การเปิดหรือปิดการสิ้นสุดแบบอนุกรมและแบบขนานนั้นขึ้นอยู่กับรอบการอ่านและเขียนของอินเทอร์เฟซ ในระหว่างรอบการเขียน RS จะเปิดและ RT จะปิดเพื่อให้ตรงกับอิมพีแดนซ์ของไลน์ ในระหว่างรอบการอ่าน RS จะถูกปิดและ RT จะเปิดขึ้นเนื่องจาก Stratix IV FPGA ดำเนินการสิ้นสุดระยะปลายของบัส ดูรูปที่ 1

รูปที่ 1 OCT แบบไดนามิกสำหรับส่วนต่อประสานหน่วยความจำ

วงจรสอบเทียบดิจิทัล

วงจรสอบเทียบดิจิทัลแบบใหม่ในพิน Stratix® IV FPGA I/O ทั้งหมดช่วยให้คุณควบคุมค่าอิมพีแดนซ์ของตัวต้านทาน OCT ได้อย่างแม่นยำ

  • ธนาคาร I/O ทั้งหมดรองรับ OCT ด้วยการสอบเทียบอัตโนมัติ
  • ชดเชยการเปลี่ยนแปลงอิมพีแดนซ์อันเนื่องมาจากความผันผวนของอุณหภูมิและแรงดันไฟฟ้า
  • ให้การควบคุมอิมพีแดนซ์ที่แม่นยำสำหรับ OCT แบบอนุกรมและขนาน
  • การปรับเทียบสามารถทำได้โดยสัญญาณที่ผู้ใช้ควบคุมระหว่างการทำงานของอุปกรณ์หรือโดยค่าเริ่มต้นระหว่างการกำหนดค่าอุปกรณ์
  • ตัวต้านทานภายนอกแบบดึงขึ้น/ดึงลงที่ต้องใช้บนบอร์ดเป็นข้อมูลอ้างอิง

การสิ้นสุดแบบอนุกรม

Stratix IV FPGA รองรับการยุติแบบอนุกรมออนชิปสำหรับมาตรฐานI/O ปลายเดียว LVTTL, LVCMOS และ SSTL OCT มีให้ที่สัญญาณเอาท์พุตเพื่อให้ตรงกับอิมพีแดนซ์ของสายส่ง โดยทั่วไปคือ 25 Ω หรือ 50 Ω คุณสามารถใช้การสิ้นสุดนี้ในแอพพลิเคชั่นเอนกประสงค์จำนวนมาก และเพื่อเชื่อมต่อกับหน่วยความจำภายนอก เช่น DDR SDRAM การสิ้นสุดิแบบอนุกรมออนชิป Stratix® IV FPGA รองรับ OCT แบบไดนามิก ซึ่งมีประโยชน์สำหรับอินเทอร์เฟซแบบสองทิศทาง (ดูรูปที่ 2)

รูปที่ 2: การสิ้นสุดแบบอนุกรมออนชิป Stratix IV

การสิ้นสุดแบบขนาน

Stratix IV FPGAs รองรับการสิ้นสุดแบบขนานออนชิป การสิ้นสุดแบบขนานมีประโยชน์อย่างมากสำหรับการใช้งานต่างๆ เช่น การเชื่อมต่อกับหน่วยความจำภายนอกที่ใช้มาตรฐาน I/O เช่น HSTL และ SSTL การสิ้นสุดแบบขนาน Stratix IV FPGA รองรับ OCT แบบไดนามิก ซึ่งมีประโยชน์สำหรับอินเทอร์เฟซแบบสองทิศทาง (ดูรูปที่ 3)

รูป 3 การสิ้นสุดแบบขนานออนชิป Stratix IV

การสิ้นสุดแบบดิฟเฟอเรนเชียล

Stratix IV FPGA รองรับการสิ้นสุดแบบดิฟเฟอเรนเชียลออนชิปอินพุตสำหรับสัญญาณความแตกต่างความเร็วสูง เช่น LVDS (ดูรูปที่ 4)

รูปที่ 4 การสิ้นสุดแบบดิฟเฟอเรนเชียลออนชิป

นอกจาก OCT แล้ว Stratix IV FPGA ยังสนับสนุนแผนการสิ้นสุนภายนอกอีกด้วย ดังแสดงในตารางที่ 2

ตาราง 2 การสนับสนุนโซลูชันการสิ้นสุด

ประเภทการสิ้นสุด

ออนชิป

ภายนอก

ซีรีส์

✓

✓

แบบขนาน

✓

✓

ดิฟเฟอเรนเชียล

✓

✓
ดูทั้งหมด แสดงน้อยลง