คุณสมบัติ DSP ประสิทธิภาพสูง Stratix® IV FPGA

Stratix IV FPGA เป็นโซลูชันที่ยอดเยี่ยมสำหรับข้อกำหนดของระบบการประมวลผลสัญญาณดิจิทัล (DSP) ที่มีประสิทธิภาพสูง เมื่อเปรียบเทียบกับโปรเซสเซอร์ DSP แล้ว Stratix IV FPGA ส่งมอบ:

  • ประสิทธิภาพ DSP มากขึ้น
  • ต้นทุนต่ำกว่า
  • ใช้พลังงานน้อยกว่า
  • พื้นที่บอร์ดขนาดเล็กกว่า
  • การปรับขยายแพลตฟอร์มมากขึ้น

ตารางที่ 1 แสดงวิธีที่คุณสามารถใช้ Stratix IV FPGA ตัวเดียวเพื่อแทนที่โปรเซสเซอร์ DSP หลายตัว

ตาราง 1 การเปรียบเทียบ Stratix IV FPGA กับโปรเซสเซอร์ DSP ประสิทธิภาพชั้นนำ

รายละเอียด

Stratix IV EP4SGX70

Texas Instruments C64x

ความถี่นาฬิกา

400 MHz (สูงสุด 550 MHz)

1.2 GHz

จำนวนอุปกรณ์

1

30

GMACS รวม1

153 (สูงสุด 708 ใน EP4SGX230)

144

พลังงานทั้งหมด

~3 วัตต์

~68 วัตต์
30 x (1.76W คอร์ + 0.53W I/O) @ การใช้ 50%

พื้นที่บอร์ดทั้งหมด

~1,225 มม.2

~ 15,000 มม.2

ค่าใช้จ่ายโดยรวม

$209
(1 x $209 @ 1 K หน่วย)

$9,000
(30 x $300 @ 1 K หน่วย)

หมายเหตุ:

1. GMACS = การดำเนินการคูณ-สะสมกิกะต่อวินาที

Stratix IV FPGA ทำหน้าที่ยกระดับ DSP หนักๆ

คุณสามารถใช้ Stratix IV FPGA เพื่อนำระบบ DSP ที่มีปริมาณงานสูงมาใช้อย่างสมบูรณ์ และสามารถใช้เป็นตัวประมวลผลร่วม FPGA ได้ ในแอพพลิเคชั่นตัวประมวลผลร่วม Stratix IV FPGA จะเร่งฟังก์ชัน DSP ที่มีความสำคัญต่อประสิทธิภาพการทำงาน ซึ่งอาจใช้กำลังการประมวลผลส่วนใหญ่ของโปรเซสเซอร์โฮสต์ และทำให้ประสิทธิภาพของระบบโดยรวมช้าลง

เมื่อใช้เป็นโปรเซสเซอร์ร่วม Stratix IV FPGA จะเพิ่มประสิทธิภาพของระบบโดยรวมโดยลดการประมวลผลที่ซับซ้อนในระบบไร้สาย การออกอากาศ ภาพทางการแพทย์ และระบบทางการทหารจากโปรเซสเซอร์โฮสต์

Intel® FPGA เสนอบริการสนับสนุน เครื่องมือ และแพลตฟอร์มการพัฒนาที่หลากหลายสำหรับการนำการออกแบบ DSP ไปใช้ใน Stratix IV FPGA คุณยังสามารถพัฒนา Stratix IV FPGA ให้เป็นตัวประมวลผลร่วม FPGA ที่ผู้ใช้กำหนดได้อย่างรวดเร็วโดยใช้ DSP Builder เครื่องมือพัฒนาสถาปัตยกรรมการไหลของข้อมูล Intel FPGA โดยอิงจากเครื่องมือ MATLAB และ Simulink ชั้นนำของอุตสาหกรรมจาก The MathWorks

เมื่อได้สถาปัตยกรรมตัวประมวลผลร่วมแล้ว ก็สามารถนำไปใช้กับ Intel FPGA Stratix IV FPGA ได้โดยอัตโนมัติ หรือส่งออกไปยังเครื่องมือพัฒนาระบบ Intel FPGA SOPC Builder เพื่อรวมเข้ากับสถาปัตยกรรมระบบโดยรวมเพิ่มเติม

Intel FPGA ยังมีชุดพัฒนา DSP ชุดพัฒนา DSP ที่คุณสามารถใช้ตรวจสอบระบบ DSP ของคุณในฮาร์ดแวร์ในระยะต้นแบบของวงจรการออกแบบของคุณ

ความสามารถในการปรับขนาดของแพลตฟอร์ม

Stratix IV FPGA รองรับการโยกย้ายแพ็คเกจแนวตั้งจากอุปกรณ์ขนาดเล็กไปยังขนาดใหญ่ ทำให้การออกแบบบอร์ดเดี่ยวสามารถปรับขนาดจาก Stratix IV FPGA ขนาดเล็ก เช่น อุปกรณ์ EP4SGX70 ไปจนถึง FPGA 40 นาโนเมตรที่มีประสิทธิภาพสูงที่สุดในอุตสาหกรรมสำหรับการประมวลผล DSP นั่นคืออุปกรณ์ EP4SGX230 อุปกรณ์ EP4SGX230 สามารถดำเนินการสะสมแบบทวีคูณได้ 700 กิกะต่อวินาที (GMACS) ความสามารถในการปรับขนาดช่วงนี้เป็นไปได้เนื่องจากลักษณะการประมวลผลแบบขนานของตระกูล Stratix IV FPGA ตารางที่ 2 แสดงความสามารถด้านประสิทธิภาพของ DSP ของ Stratix IV FPGA ขนาดเล็ก

ตาราง 2 ประสิทธิภาพการประมวลผลแบบขนานบล็อก Stratix IV DSP

รายละเอียด

Stratix IV EP4SGX230

ตัวคูณทั้งหมด 18 x 18

1,288

ความถี่สัญญาณนาฬิกาสูงสุด

550 MHz

ประสิทธิภาพในระดับสูงสุด

1,288 ตัวคูณที่ 550 MHz = 708 GMACS

Stratix IV FPGA เหมาะอย่างยิ่งสำหรับการประมวลผลวิดีโอและภาพ การสื่อสารดิจิทัลความเร็วสูง และแอพพลิเคชั่น DSP ประสิทธิภาพสูงอื่นๆ บล็อก DSP ที่ปรับให้เหมาะสมใน Intel FPGA Stratix IV FPGA รวมกับหน่วยความจำ TriMatrix และโมดูลลอจิกแบบปรับได้ (ALM) เพื่อปลดปล่อยประสิทธิภาพ DSP สูงสุดในอุตสาหกรรม

ที่ 700 GMACS ปริมาณงาน DSP ของอุปกรณ์ Stratix IV มีลำดับความสำคัญสูงกว่าโปรเซสเซอร์ DSP แบบชิปเดียวที่มีอยู่ ซึ่งตรงตามข้อกำหนดของมาตรฐานและโปรโตคอลที่เกิดขึ้นใหม่ที่แสดงในตารางที่ 3

ตาราง 3 แอพพลิเคชั่น DSP ที่สามารถใช้งานได้โดยใช้บล็อก Stratix IV DSP

คุณสมบัติ

การใช้งานทางทหาร

เรดาร์/โซนาร์

การประมวลผลภาพ

การออกอากาศและการแพทย์

การสื่อสาร

ระบบไร้สาย

อัลกอริทึมและฟังก์ชัน

  • เว็บ
  • เปลี่ยนแปลง
  • การแปลงสัญญาณ
  • เว็บ
  • การบีบอัด
  • การสเกลภาพ
  • การประมวลผลอัตราชิป
  • การทำให้เสมอกัน
  • ดิจิทัลไอเอฟ (DDC, DUC)

มาตรฐานและโปรโตคอล

-

  • JPEG 2000
  • H.264
  • WM9
  • HSDPA, HSUPA
  • MBMS, EDCH
  • CDMA 2000, 1x EVDV
  • OFDMA
  • WiMAX (802.16d/e)

รายละเอียดบล็อก DSP

บล็อก Stratix IV DSP เป็นสถาปัตยกรรมซิลิกอนที่มีประสิทธิภาพสูงพร้อมความสามารถในการตั้งโปรแกรมที่ยอดเยี่ยมซึ่งให้การประมวลผลที่ปรับให้เหมาะสมที่สุดในแอพพลิเคชั่นมากมาย บล็อก DSP แต่ละบล็อกมีตัวคูณ 18 x 18 แปดตัว เช่นเดียวกับรีจิสเตอร์ ตัวบวก ตัวลบ ตัวสะสม และฟังก์ชันของหน่วยผลรวมที่มักต้องการในอัลกอริธึม DSP ทั่วไป บล็อก DSP รองรับความกว้างบิตที่แปรผันได้ทั้งหมด และโหมดการปัดเศษและความอิ่มตัวที่หลากหลาย เพื่อให้ตรงตามข้อกำหนดของแอพพลิเคชั่นของคุณอย่างมีประสิทธิภาพ ดูรูป 1

รูปที่ 1 สถาปัตยกรรมบล็อก DSP

ตารางที่ 4 แสดงทรัพยากร DSP ของ Stratix IV FPGA

ตาราง 4 ทรัพยากร Stratix IV FPGA DSP

ตัวแปรตระกูล Stratix IV อุปกรณ์

ตัวคูณ

9 x 9

ตัวคูณ

12 x 12

ตัวคูณ

18 x 18

ตัวคูณ

18 x 36

ตัวคูณ

36 x 36

ตัวคูณ

18 x 18
ซับซ้อน

ตัวคูณ

จุดลอยเดียว

ตัวคูณ

Double Floating Point

Stratix IV GX

EP4SGX70

384

384

384

192

96

96

96

38

EP4SGX110

512

512

512

256

128

128

128

51

EP4SGX230

1,288

1,288

1,288

644

322

322

322

128

EP4SGX290

800

800

832

416

208

208

208

83

EP4SGX360

1,040

1,040

1,040

520

260

260

260

104

EP4SGX530

1,024

1,024

1,024

512

256

256

256

104

Stratix IV E

EP4SE110

512

512

512

256

128

128

128

51

EP4SE230

1,288

1,288

1,288

644

322

322

322

128

EP4SE290

800

800

800

400

200

200

200

80

EP4SE360

1,040

1,040

1,040

520

260

260

260

104

EP4SE530

1,024

1,024

1,024

512

256

256

256

102

EP4SE680

1,360

1,360

1,360

680

340

340

340

136

เช่นเดียวกับอุปกรณ์ Stratix รุ่นก่อน ซอฟต์แวร์ Intel® Quartus® Prime ยังคงมอบการจับคู่ที่เหมาะสมของอัลกอริธึม DSP ของคุณไปยังแฟบริก Stratix IV ALM, หน่วยความจำ TriMatrix และบล็อก DSP จากเครื่องมือและไลบรารีสำหรับการพัฒนาเฉพาะ HDL และ DSPA