สถาปัตยกรรมคอร์แฟบริก Stratix® IV FPGA

แฟบริกคอร์ของ Stratix IV FPGA สร้างขึ้นจากหน่วยลอจิกที่เป็นนวัตกรรมที่เรียกว่า โมดูลลอจิกแบบปรับตัว (ALM) ALM ถูกกำหนดเส้นทางด้วยสถาปัตยกรรม MultiTrack Interconnect ซึ่งทำให้ Intel Stratix FPGA สามารถใช้ฟังก์ชันลอจิก เลขคณิต และรีจิสเตอร์ความเร็วสูง

Stratix IV FPGAs นำประโยชน์ที่ผ่านการตรวจสอบแล้วของโครงสร้างลอจิก ALM ที่เป็นนวัตกรรมใหม่ซึ่งแสดงให้เห็นโดย Stratix® III FPGA ในการออกแบบ OpenCore* ALM ได้รับการบูรณาการอย่างสมบูรณ์ในซอฟต์แวร์ Intel® Quartus® Prime เพื่อมอบประสิทธิภาพสูงสุด การใช้ลอจิกสูงสุด และเวลาคอมไพล์ต่ำสุดได้อย่างง่ายดาย

โมดูลลอจิกแบบปรับได้

กุญแจสู่ Stratix IV FPGA ที่มีประสิทธิภาพสูงคือ ALM แบบพื้นที่ที่มีประสิทธิภาพ มี 8 อินพุตพร้อมตารางค้นหาแบบแตกหักได้ (LUT) ที่สามารถแบ่งออกเป็นสอง LUT แบบปรับได้ (ALUT) โดยใช้เทคโนโลยี LUT ที่จดสิทธิบัตรของ Intel® FPGA แต่ละ ALM สามารถ:

  • LUT 6 อินพุตแบบเต็มหรือเลือก LUT 7 อินพุต
  • สองเอาต์พุตอิสระของชุดค่าผสม LUT ที่เล็กกว่าหลายชุดเพื่อการบรรจุลอจิกที่มีประสิทธิภาพ
  • การใช้ฟังก์ชันลอจิก-เลขคณิตที่ซับซ้อนโดยไม่ต้องใช้ทรัพยากรเพิ่มเติม

ดูรูปที่ 1 สำหรับโครงสร้าง ALM และตารางที่ 1 สำหรับข้อมูลโดยละเอียดเพิ่มเติมเกี่ยวกับคุณลักษณะที่มีให้

รูปที่ 1 Stratix IV FPGA ALM

ตาราง 1 คุณสมบัติและข้อดีของ Stratix IV FPGA ALM

ทรัพยากรที่มีอยู่ต่อ ALM ข้อได้เปรียบ
LUT ที่แตกหักได้ 8 อินพุต
  • สามารถใช้ฟังก์ชันลอจิก 6 อินพุตใดๆ และฟังก์ชันอินพุต 7 อินพุตบางฟังก์ชัน และแยกออกเป็น LUT ที่เล็กกว่าอิสระได้ เช่น LUT 4 อินพุตอิสระ 2 ตัว
  • ชุดการออกแบบซอฟต์แวร์ Intel® Quartus® Prime รวมการแตกหักนี้และปรับให้เหมาะสมเพื่อการทำงาน ประสิทธิภาพ พลังงาน และพื้นที่ (ความจุลอจิกมากขึ้นและตรรกะที่สิ้นเปลืองน้อยลง)
ตัวเพิ่มที่ฝังอยู่สองตัว
  • อนุญาตให้เพิ่มสองบิตสองรายการหรือเพิ่มสามบิตสองรายการโดยไม่ต้องใช้ทรัพยากรเพิ่มเติม
  • ตัวถูกดำเนินการสามารถสร้างได้จาก ALM เดียวกันและไม่ต้องมีตรรกะเพิ่มเติมใดๆ
สองรีจิสเตอร์
  • อัตราส่วนรีจิสเตอร์ต่อลอจิกที่เหมาะสมที่สุดเพื่อให้แน่ใจว่าอุปกรณ์ไม่ได้จำกัดรีจิสเตอร์
  • มีรีจิสเตอร์มากมายสำหรับแอพพลิเคชั่นที่มีรีจิสเตอร์จำนวนมากหรือการออกแบบไปป์ไลน์เพื่อประสิทธิภาพ
สองเอาต์พุต
  • อินพุตของ ALM เดียวสามารถแบ่งระหว่างสองฟังก์ชันเอาต์พุต ซึ่งทำให้ฟังก์ชันอินพุตแบบกว้างสามารถเรียกใช้ฟังก์ชันอินพุตแบบแคบได้อย่างรวดเร็วและแคบเพื่อใช้ทรัพยากรที่เหลืออยู่อย่างมีประสิทธิภาพ
MLAB
  • คอร์ Stratix IV FPGA เป็นรูปแบบที่สองของบล็อกอาเรย์ลอจิก (LAB) ที่เรียกว่า MLAB ซึ่งสามารถใช้เป็น ALM ปกติหรือกำหนดค่าเป็นบล็อก SRAM แบบสองพอร์ตที่เรียบง่าย
  • ส่วนหนึ่งของ เทคโนโลยีหน่วยความจำ TriMatrix นั้น MLAB สามารถกำหนดค่าเป็นบล็อก SRAM สองพอร์ตแบบธรรมดาขนาด 64 x 10 หรือ 32 x 20 ได้ MLAB ได้รับการปรับให้เหมาะสมเพื่อใช้เส้นหน่วงเวลาของตัวกรอง บัฟเฟอร์ FIFO ขนาดเล็ก และชิฟต์รีจิสเตอร์ที่มีประสิทธิภาพสูงสุดที่ความเร็วสัญญาณนาฬิกา 600-MHz

สำหรับข้อมูลเพิ่มเติม โปรดดูบท Logic Array Blocks & Adaptive Logic Modules (PDF) ของ คู่มืออุปกรณ์ Stratix IV

MultiTrack Interconnect

Stratix IV FPGA ใช้เทคโนโลยีการเชื่อมต่อระหว่างกันแบบ MultiTrack เทคโนโลยีนี้ประกอบด้วยสายการเราต์ติ้งที่ปรับประสิทธิภาพสูงสุดต่อเนื่อง ซึ่งมีความยาวต่างกันและใช้สำหรับการสื่อสารภายในและระหว่างบล็อกการออกแบบที่แตกต่างกัน

เทคโนโลยีการเชื่อมต่อระหว่างกัน MultiTrack ที่แสดงในรูปที่ 2 ใช้ใน Stratix ซีรี่ส์ FPGA ของ Intel® FPGA เพื่อ:

  • มอบการเชื่อมต่อที่ดีที่สุดในอุตสาหกรรมด้วยลอจิกสูงสุดห้าเท่าในฮ็อพเดียว (เมื่อเทียบกับคู่แข่ง)
  • ให้การเข้าถึงเพิ่มเติมสำหรับ LAB โดยรอบด้วยการเชื่อมต่อที่น้อยกว่ามาก ซึ่งช่วยปรับปรุงประสิทธิภาพและลดการใช้พลังงาน
  • หลีกเลี่ยงความแออัดของพื้นที่เพื่อให้มีการบรรจุตรรกะที่ดีขึ้น

รูปที่ 2: การเชื่อมต่อแบบมัลติแทร็กระหว่างกันของซีรี่ส์ Stratix FPGA

ข้อดีของสถาปัตยกรรม Stratix IV FPGA

LUT ที่แตกหักได้ แอดเดอร์เต็มสองตัว รีจิสเตอร์สองตัว และการปรับปรุงลอจิกเพิ่มเติมที่ช่วยให้ ALM สามารถแบ่งพาร์ติชั่นเป็น LUT อิสระสองตัวเพื่อเพิ่มประสิทธิภาพสูงสุด ทำให้ Stratix IV FPGA เป็น FPGA ขนาด 40 นาโนเมตรที่เร็วและใหญ่ที่สุด—โดยไม่มีตรรกะที่สูญเปล่า อุปกรณ์ Stratix IV คือ:

  • เร็วขึ้น 35 เปอร์เซ็นต์ และสามารถบรรจุลอจิกได้มากกว่า 80 เปอร์เซ็นต์ เมื่อเทียบกับเซลล์ลอจิกคู่แข่งที่ใกล้ที่สุด ซึ่งช่วยลดต้นทุนด้วยการบรรจุลอจิกให้มากขึ้นในอุปกรณ์ที่มีขนาดเล็กลงและราคาไม่แพง
  • ผสานรวมอย่างสมบูรณ์ในซอฟต์แวร์ Intel Quartus Prime เพื่อใช้ประโยชน์จาก LUT แบบแยกส่วน 8 อินพุตใน ALM และสถาปัตยกรรมการเชื่อมต่อระหว่างเราต์แบบ MultiTrack ได้อย่างเหมาะสม และปรับปรุงประสิทธิภาพการทำงานด้วยการกำหนดเวลาปิดที่ง่ายดายและเชื่อถือได้