สถาปัตยกรรมคอร์แฟบริก Stratix® IV FPGA

ตาราง 1 คุณสมบัติและข้อดีของ Stratix IV FPGA ALM

ทรัพยากรที่มีอยู่ต่อ ALM ข้อได้เปรียบ
LUT ที่แตกหักได้ 8 อินพุต
  • สามารถใช้ฟังก์ชันลอจิก 6 อินพุตใดๆ และฟังก์ชันอินพุต 7 อินพุตบางฟังก์ชัน และแยกออกเป็น LUT ที่เล็กกว่าอิสระได้ เช่น LUT 4 อินพุตอิสระ 2 ตัว
  • ชุดการออกแบบซอฟต์แวร์ Intel® Quartus® Prime รวมการแตกหักนี้และปรับให้เหมาะสมเพื่อการทำงาน ประสิทธิภาพ พลังงาน และพื้นที่ (ความจุลอจิกมากขึ้นและตรรกะที่สิ้นเปลืองน้อยลง)
ตัวเพิ่มที่ฝังอยู่สองตัว
  • อนุญาตให้เพิ่มสองบิตสองรายการหรือเพิ่มสามบิตสองรายการโดยไม่ต้องใช้ทรัพยากรเพิ่มเติม
  • ตัวถูกดำเนินการสามารถสร้างได้จาก ALM เดียวกันและไม่ต้องมีตรรกะเพิ่มเติมใดๆ
สองรีจิสเตอร์
  • อัตราส่วนรีจิสเตอร์ต่อลอจิกที่เหมาะสมที่สุดเพื่อให้แน่ใจว่าอุปกรณ์ไม่ได้จำกัดรีจิสเตอร์
  • มีรีจิสเตอร์มากมายสำหรับแอพพลิเคชั่นที่มีรีจิสเตอร์จำนวนมากหรือการออกแบบไปป์ไลน์เพื่อประสิทธิภาพ
สองเอาต์พุต
  • อินพุตของ ALM เดียวสามารถแบ่งระหว่างสองฟังก์ชันเอาต์พุต ซึ่งทำให้ฟังก์ชันอินพุตแบบกว้างสามารถเรียกใช้ฟังก์ชันอินพุตแบบแคบได้อย่างรวดเร็วและแคบเพื่อใช้ทรัพยากรที่เหลืออยู่อย่างมีประสิทธิภาพ
MLAB
  • คอร์ Stratix IV FPGA เป็นรูปแบบที่สองของบล็อกอาเรย์ลอจิก (LAB) ที่เรียกว่า MLAB ซึ่งสามารถใช้เป็น ALM ปกติหรือกำหนดค่าเป็นบล็อก SRAM แบบสองพอร์ตที่เรียบง่าย
  • ส่วนหนึ่งของ เทคโนโลยีหน่วยความจำ TriMatrix นั้น MLAB สามารถกำหนดค่าเป็นบล็อก SRAM สองพอร์ตแบบธรรมดาขนาด 64 x 10 หรือ 32 x 20 ได้ MLAB ได้รับการปรับให้เหมาะสมเพื่อใช้เส้นหน่วงเวลาของตัวกรอง บัฟเฟอร์ FIFO ขนาดเล็ก และชิฟต์รีจิสเตอร์ที่มีประสิทธิภาพสูงสุดที่ความเร็วสัญญาณนาฬิกา 600-MHz