บล็อกการประมวลผลสัญญาณดิจิทัลใน Stratix® Series FPGA

ด้วยบล็อกการประมวลผลสัญญาณดิจิทัลแบบแข็ง (DSP) ที่ฝังตัว Stratix® series FPGA เป็นโซลูชันในอุดมคติสำหรับแอพพลิเคชั่น DSP ที่มีประสิทธิภาพสูงและมีความแม่นยำสูง บล็อก DSP มีประสิทธิภาพด้านพลังงานมากและทำงานที่ความถี่สูงกว่าวงจรที่เทียบเท่าในการใช้งานแบบนุ่มนวล เมื่อเปรียบเทียบกับโปรเซสเซอร์ DSP แล้ว Stratix series FPGA จะมอบ:

สถาปัตยกรรมบล็อก DSP ได้รับการปรับให้เหมาะสมเพื่อใช้ฟังก์ชัน DSP ทั่วไปต่างๆ โดยมีประสิทธิภาพสูงสุดและใช้ทรัพยากรลอจิกน้อยที่สุด นอกจากตัวคูณแล้ว บล็อก DSP แต่ละบล็อกยังมีฟังก์ชันที่จำเป็นในอัลกอริทึม DSP ทั่วไปอีกด้วย ฟังก์ชันเหล่านี้รวมถึงตัวบวกล่วงหน้า ตัวบวก ตัวลบ ตัวสะสม ตัวเก็บค่าสัมประสิทธิ์การลงทะเบียน และหน่วยผลรวม ด้วยคุณสมบัติที่หลากหลายเหล่านี้ บล็อก DSP ใน Stratix series FPGA จึงเหมาะอย่างยิ่งสำหรับการใช้งานที่มีฟังก์ชันการประมวลผลสัญญาณที่มีประสิทธิภาพสูงและมีการประมวลผลสูง เช่น การกรอง finite impulse response (FIR) การแปลงฟูเรียร์อย่างรวดเร็ว (FFT) การแปลงขึ้น/ลงแบบดิจิทัล การประมวลผลวิดีโอความละเอียดสูง (HD) และ HD CODEC

ตารางที่ 1 เปรียบเทียบทรัพยากร DSP ในตระกูล FPGA ของ Stratix series

ตาราง 1 การเปรียบเทียบบล็อก DSP ใน Stratix Series FPGA

ตระกูล Stratix Series FPGA1

บล็อก DSP สูงสุด
ความถี่

9x9
ตัวคูณ
ต่อบล็อก

18x18 ตัวคูณ
ต่อบล็อก

27x27 ตัวคูณ
ต่อบล็อก

36x36 ตัวคูณ
ต่อบล็อก

เอฟพีจีเอ Stratix®

333 MHz

8

4

1

1

Stratix® II FPGA

450 MHz

8

4

1

1

Stratix® III FPGA

550 MHz

8

4

2

2

Stratix® IV FPGA

550 MHz

8

4

2

2

Stratix® V FPGA2

500 MHz

12

8

4

2

หมายเหตุ:

  1. เลือกลิงก์ตระกูล Stratix ซีรี่ส์ที่เหมาะสมเพื่อดูรายละเอียดทั้งหมดเกี่ยวกับคุณสมบัติของ CRC ในตระกูล Stratix series FPGA ที่เฉพาะเจาะจง
  2. ตัวเลขเหล่านี้เกี่ยวข้องกับทรัพยากรที่พบในบล็อก DSP ที่มีความแม่นยำแบบแปรผันสี่บล็อก

ผลิตภัณฑ์ที่เกี่ยวข้อง