ALM ประสิทธิภาพสูงและการเชื่อมต่อถึงกัน

FPGA ที่มีความหนาแน่นสูงและประสิทธิภาพสูงในซีรีส์ Intel® Stratix® ใช้ประโยชน์จากโครงสร้างลอจิก Adaptive Logic Module (ALM) ที่เป็นนวัตกรรมใหม่ของ Intel เพื่อให้มีลอจิกแฟบริกที่มีประสิทธิภาพที่สุดเท่าที่เคยมีมาใน FPGA ใดๆ Stratix® V FPGA ใช้ประโยชน์จากโมดูลลอจิกแบบปรับตัวที่ได้รับการปรับปรุงและ MultiTrack Interconnect เพื่อให้ FPGA ประสิทธิภาพสูงและมีประสิทธิภาพสูง

โมดูลลอจิกแบบปรับตัวที่ได้รับการปรับปรุง

อุปกรณ์ Stratix V ใช้ ALM ที่ได้รับการปรับปรุงเพื่อใช้ฟังก์ชันลอจิกอย่างมีประสิทธิภาพมากขึ้น ALM ที่ได้รับการปรับปรุงมีอินพุตแปดตัวพร้อมตารางค้นหาที่แตกหักได้ (LUT) แอดเดอร์ที่ฝังไว้สองตัว และรีจิสเตอร์เฉพาะสี่ตัว ดังที่แสดงในรูปที่ 1

รูปที่ 1 บล็อกไดอะแกรม ALM

ALM ที่ได้รับการปรับปรุงยัง:

  • บรรจุตรรกะเพิ่มขึ้น 6% เมื่อเทียบกับ ALM รุ่นก่อนหน้าที่พบในอุปกรณ์ Stratix® IV
  • ใช้ฟังก์ชันที่ใช้ LUT 7 อินพุต ฟังก์ชันลอจิก 6 อินพุตทั้งหมด และฟังก์ชันอิสระ 2 ฟังก์ชันซึ่งประกอบด้วยขนาด LUT ที่เล็กกว่า (เช่น LUT 4 อินพุตอิสระ 2 ตัว) เพื่อเพิ่มประสิทธิภาพการใช้งานคอร์
  • จัดเตรียม 4 รีจิสเตอร์ต่อ LUT ที่แตกหักได้ 8 อินพุต ซึ่งช่วยให้อุปกรณ์ Stratix V เพิ่มประสิทธิภาพคอร์สูงสุดโดยใช้ลอจิกคอร์ที่สูงขึ้น และให้การปิดไทม์มิ่งที่ง่ายขึ้นสำหรับการออกแบบที่มีรีจิสเตอร์จำนวนมากและไปป์ไลน์ที่หนักหน่วง

ซอฟต์แวร์ Intel® Quartus® ใช้ประโยชน์จากโครงสร้างลอจิก Stratix V ALM เพื่อมอบประสิทธิภาพสูงสุด การใช้ลอจิกที่เหมาะสมที่สุด และเวลาคอมไพล์ต่ำสุด ซอฟต์แวร์ Intel Quartus ช่วยลดความยุ่งยากในการนำการออกแบบมาใช้ใหม่ เนื่องจากจะจับคู่การออกแบบ Stratix แบบเดิมเข้ากับสถาปัตยกรรม ALM ใหม่โดยอัตโนมัติ

ALM ถูกกำหนดเส้นทางด้วยสถาปัตยกรรม MultiTrack Interconnect ซึ่งทำให้ Intel Stratix ซีรี่ส์ FPGA สามารถใช้ฟังก์ชันลอจิก เลขคณิต และรีจิสเตอร์ความเร็วสูง

สำหรับรายละเอียดเพิ่มเติมเกี่ยวกับสถาปัตยกรรมลอจิกของตระกูล FPGA ของ Intel Stratix ซีรี่ส์รุ่นก่อนหน้า โปรดดูบทในคู่มือที่เกี่ยวข้องจากส่วน เอกสารประกอบอุปกรณ์ในหน้าเอกสารของเรา

ตารางที่ 1 สรุปคุณลักษณะและประโยชน์ของการย้ายไปยังโครงสร้าง ALM ที่ได้รับการปรับปรุงใน Stratix V FPGA

ตาราง 1 คุณสมบัติและข้อได้เปรียบของ ALM

ทรัพยากรที่มีอยู่ต่อ ALM

ข้อได้เปรียบ

LUT ที่แตกหักได้ 8 อินพุต

    สามารถใช้ฟังก์ชันลอจิก 6 อินพุตใดๆ และฟังก์ชันอินพุต 7 อินพุตบางฟังก์ชัน และแยกออกเป็น LUT ที่เล็กกว่าอิสระได้ เช่น LUT 4 อินพุตอิสระ 2 ตัว

    ซอฟต์แวร์การออกแบบ Intel Quartus รวมการแตกหักนี้และปรับให้เหมาะสมเพื่อผลการทำงาน ประสิทธิภาพ กำลัง และพื้นที่

ตัวเพิ่มที่ฝังอยู่สองตัว

    อนุญาตให้เพิ่มสองบิตสองรายการหรือเพิ่มสามบิตสองรายการโดยไม่ต้องใช้ทรัพยากรเพิ่มเติม

    ตัวถูกดำเนินการสามารถสร้างได้จาก ALM เดียวกันและไม่ต้องมีตรรกะเพิ่มเติมใดๆ

สี่รีจิสเตอร์

    อัตราส่วนรีจิสเตอร์ต่อลอจิกที่เหมาะสมที่สุดเพื่อให้แน่ใจว่าอุปกรณ์ไม่ได้จำกัดรีจิสเตอร์

    มีรีจิสเตอร์มากมายสำหรับแอพพลิเคชั่นที่มีรีจิสเตอร์จำนวนมากหรือการออกแบบไปป์ไลน์เพื่อประสิทธิภาพ

สี่เอาต์พุต

    อินพุตของ ALM เดียวสามารถแบ่งระหว่างสองฟังก์ชันเอาต์พุต ซึ่งทำให้ฟังก์ชันอินพุตแบบกว้างสามารถเรียกใช้ฟังก์ชันอินพุตแบบแคบได้อย่างรวดเร็วและแคบเพื่อใช้ทรัพยากรที่เหลืออยู่อย่างมีประสิทธิภาพ

MLAB

    คอร์ของ FPGA ซีรีส์ Intel Stratix ประกอบด้วยบล็อกอาเรย์ลอจิก (LAB) ซึ่งประกอบด้วย ALM ปกติหรือกำหนดค่าเป็นบล็อก SRAM สองพอร์ตแบบธรรมดา 640 บิต (เรียกว่า MLAB)

    MLAB สามารถกำหนดค่าเป็นบล็อก SRAM สองพอร์ตแบบธรรมดาขนาด 64 x 10 หรือ 32 x 20 ได้ MLAB ได้รับการปรับให้เหมาะสมเพื่อใช้เส้นหน่วงเวลาของตัวกรอง บัฟเฟอร์ FIFO ขนาดเล็ก และชิฟต์รีจิสเตอร์ที่มีประสิทธิภาพสูงสุดที่ความเร็วสัญญาณนาฬิกา 600-MHz
ดูทั้งหมด แสดงน้อยลง

โปรดดูข้อมูลเพิ่มเติมในบทบล็อกอาเรย์ลอจิกและโมดูลลอจิกแบบปรับได้ของคู่มืออุปกรณ์ Stratix V

MultiTrack Interconnect

FPGA ซีรีส์ Intel Stratix ประสิทธิภาพสูงใช้ประโยชน์จากเทคโนโลยี MultiTrack Interconnect เทคโนโลยีนี้ประกอบด้วยสายการเราต์ติ้งที่ปรับประสิทธิภาพสูงสุดต่อเนื่อง ซึ่งมีความยาวต่างกันและใช้สำหรับการสื่อสารภายในและระหว่างบล็อกการออกแบบที่แตกต่างกัน

เทคโนโลยี MultiTrack Interconnect ที่แสดงในรูปที่ 2 ใช้ใน Intel Stratix ซีรี่ส์ FPGA เพื่อ:

  • มอบการเชื่อมต่อที่ดีที่สุดในอุตสาหกรรมด้วยลอจิกสูงสุดห้าเท่าในฮ็อพเดียว (เมื่อเทียบกับคู่แข่ง)
  • ให้การเข้าถึงเพิ่มเติมสำหรับ LAB โดยรอบด้วยการเชื่อมต่อที่น้อยกว่ามาก ซึ่งช่วยปรับปรุงประสิทธิภาพและลดการใช้พลังงาน
  • หลีกเลี่ยงความแออัดของพื้นที่เพื่อให้มีการบรรจุตรรกะที่ดีขึ้น

รูปที่ 2: Stratix FPGA ซีรีส์ การเชื่อมต่อแบบ MultiTrack Interconnect

ฮ็อป

องค์ประกอบลอจิกที่เข้าถึงได้ (LE)

1

1,007

2

3,498

3

6,042

รวมทั้งสิ้น

10,547
ดูทั้งหมด แสดงน้อยลง