FPGA Infrastructure Processing Unit (IPU)
IPU เป็นแพลตฟอร์มเร่งความเร็วโครงสร้างพื้นฐานขั้นสูงที่ใช้โปรเซสเซอร์ Altera FPGAs และ Intel® Xeon® D
FPGA Infrastructure Processing Unit (IPU)
IPU เร่งความเร็วเวิร์คโหลดโครงสร้างพื้นฐานระบบคลาวด์
Altera IPUs คืออุปกรณ์เครือข่ายที่จับคู่โปรเซสเซอร์ Intel® Xeon® D ที่ทรงพลังควบคู่ไปกับ FPGA Altera ประสิทธิภาพสูงที่เชื่อมโยงกันอย่างแน่นหนา IPUs เหล่านี้เป็นวิวัฒนาการของสายผลิตภัณฑ์ SmartNIC ที่ออกแบบด้วย FPGA เพื่อเร่งความเร็วและจัดการเวิร์กโหลดโครงสร้างพื้นฐานอย่างปลอดภัยด้วยความสามารถในการตั้งโปรแกรมฮาร์ดแวร์และซอฟต์แวร์ที่ยืดหยุ่น Altera นําเสนอแพลตฟอร์มการพัฒนา IPU และพาร์ทเนอร์ Altera นําเสนอโซลูชันที่พร้อมสําหรับการผลิตให้ซื้อ
ศูนย์ข้อมูลองค์กร "Classic" เทียบกับศูนย์ข้อมูล IPU
ซึ่งแตกต่างจากแนวทางศูนย์ข้อมูลองค์กรแบบเดิม IPUs ได้รับการออกแบบมาเพื่อถ่ายข้อมูลระบบเครือข่ายและสแต็กอุปกรณ์จัดเก็บข้อมูลทั้งหมดจากโปรเซสเซอร์โฮสต์ เพื่อเร่งความเร็วเวิร์กโหลดของโครงสร้างพื้นฐานคลาวด์ที่เน้นการประมวลผลในขณะเดียวกันก็มอบความปลอดภัยอีกชั้นหนึ่งที่รวมอยู่ในฮาร์ดแวร์ โดยทั่วไป แล้ว FPGA IPUs จะเร่งความเร็วฟังก์ชันโครงสร้างพื้นฐาน เช่น การจําลองเสมือนเครือข่าย การจําลองเสมือนอุปกรณ์จัดเก็บข้อมูล การแยกความปลอดภัย และมอบ Root-of-Trust
ผลิตภัณฑ์
แพลตฟอร์ม Altera FPGA IPU มีเป้าหมายสําหรับเวิร์กโหลด เช่น ปัญญาประดิษฐ์ (AI), Open vSwitch (OVS), NVMe over Fabrics (NVMeoF), RDMA over Converged Ethernet v2 (RoCEv2) และการรักษาความปลอดภัย (TLS, TCP, RoT)
แพลตฟอร์ม IPU F2000X-PL
• การเชื่อมต่อ 2 x 100 GbE
• Agilex™ 7 FPGA F-ซีรีส์
• Intel® Xeon® D-1736 SoC
• PCIe 4.0 x 16
แพลตฟอร์ม IPU C5000X-PL
• การเชื่อมต่อ 2 x 25 GbE
• Stratix® 10 DX FPGA
• โปรเซสเซอร์ Intel® Xeon® D
• PCIe 4.0 x 8
ข้อมูลสรุปเกี่ยวกับโซลูชัน: IPU ปรับปรุงความหน่วงแฝงเครือข่ายในแอปพลิเคชันที่ใช้ไมโครเซอร์วิส
บทสรุปโซลูชัน: เร่งความเร็วศูนย์ข้อมูลของคุณด้วย Intel® FPGA
บทสรุปโซลูชัน: โครงสร้างพื้นฐานระบบคลาวด์บน IPU: ศูนย์กลางสำหรับธุรกิจดิจิทัล
คู่มือตัวเลือกแพลตฟอร์ม
| คุณสมบัติ | แพลตฟอร์ม IPU F2000X-PL | แพลตฟอร์ม IPU C5000X-PL |
|---|---|---|
| หมวดหมู่แพลตฟอร์ม | ||
| ตลาดเป้าหมาย | IPU สําหรับ CSP | IPU สําหรับ CSP |
| ประเภท | Altera FPGA IPU | Altera FPGA IPU |
| แหล่งข้อมูล FPGA | ||
| เอฟพีจีเอ | เอฟพีจีเอ Agilex™ 7 F-ซีรีส์ | Stratix® 10 DX |
| องค์ประกอบลอจิก | 2,300,000,000 | 1,325,000 |
| หน่วยความจำบนชิป | 222 Mb | 114 Mb |
| บล็อก DSP | 3,200 | 5,184 |
| โปรเซสเซอร์ | ||
| ประเภท | โปรเซสเซอร์ 8 คอร์ Intel® Xeon® D |
โปรเซสเซอร์ Intel® Xeon® D-1612 |
| หน่วยความจำ | ||
| DDR4 | FPGA 16 GB, 16 GB SoC |
FPGA 20 GB |
| SRAM | - | - |
| HBM | - | - |
| แฟลช | 2 Gb |
1.25 Gb |
| อินเทอร์เฟซและโมดูล | ||
| PCI Express | 4.0 x 16 | 3.0 x 8, 4.0 x 8 (ตัวเลือก) |
| อินเทอร์เฟซ QSFP | 2x QSFP พร้อมการกําหนดค่าสูงสุด 2x100 GbE | - |
| อินเทอร์เฟซเครือข่าย | 2x 100 Gbps |
2x 25 Gbps |
| เอฟพีจีเอ MAX® 10 Baseboard Management Controller (BMC) | ตัวเลือกสําหรับ MAX® 10 BMC | ตัวเลือกสําหรับ MAX® 10 BMC |
| กลไก อุณหภูมิ และพลังงาน | ||
| ปัจจัยด้านรูปร่าง | เต็มความสูง, ความยาว 3/4 ช่องเดี่ยว ตัวเลือก: เต็มความสูง, ช่องคู่ความยาว 1/2 |
เต็มความสูง, ความยาว 1/2 |
| ความกว้าง | สล็อตเดียวหรือสล็อตคู่ |
สล็อตเดียว |
| การใช้พลังงานสูงสุดของระบบ (TDP) | 150 W |
36 W (FPGA) + 22/30 W (โปรเซสเซอร์ Intel Xeon D 4C/8C) |
| การสนับสนุนเครื่องมือ | ||
| Open FPGA Stack (OFS) | มี | ไม่ใช่ |
| ซอฟต์แวร์ Quartus® Prime | มี | ใช่ |
| ชุดพัฒนา Data Plane (DPDK) | มี | ใช่ |
| Infrastructure Programmer Development Kit (IPDK) | มี | ไม่ใช่ |
| Storage Performance Development Kit (SPDK) | มี | ใช่ |
| P4 ที่ตั้งโปรแกรมได้ | มี | ไม่ใช่ |
| การสั่งซื้อ | ||
| บุคคลติดต่อ | อะแดปเตอร์ Napatech IPU F2070X | อะแดปเตอร์ Inventec IPU C5020X |
| อะแดปเตอร์ Silicom IPU C5010X | ||
คำถามที่พบบ่อย
คำถามที่พบบ่อย
Altera ส่งมอบและสนับสนุนฮาร์ดแวร์และซอฟต์แวร์แพลตฟอร์มอ้างอิง ในขณะที่พาร์ทเนอร์ของเรานําแพลตฟอร์มเหล่านี้มาสู่การผลิตและให้การสนับสนุนโซลูชัน คุณสามารถซื้อโซลูชันที่พร้อมสําหรับการผลิตจากหนึ่งในพาร์ทเนอร์ของเรา
ไม่เหมือน SmartNIC IPU ประกอบด้วยความซับซ้อนของโปรเซสเซอร์ Intel® Xeon® D ที่ช่วยให้ระบบเครือข่ายและสแต็กอุปกรณ์จัดเก็บข้อมูลทั้งหมดถูกออฟโหลดจากโปรเซสเซอร์โฮสต์ไปยัง IPU นอกจากนี้ ผู้ให้บริการยังได้รับความปลอดภัยและควบคุมอีกชั้นหนึ่ง ซึ่งบังคับใช้ในฮาร์ดแวร์จาก IPU โดยการถ่ายข้อมูลทั้งการควบคุมและการควบคุมของโฮสต์ไปยัง IPU
ข้อเสนอพาร์ทเนอร์
ค้นพบข้อเสนอพาร์ทเนอร์ที่ใช้ Altera สําหรับโซลูชันบอร์ด FPGA ในการจัดแสดงพาร์ทเนอร์ของ Intel