คำถามที่พบบ่อย

คำถามที่พบบ่อย

ตระกูลโปรเซสเซอร์ Nios II แบบฝัง คือโซลูชันซอฟต์โปรเซสเซอร์ Altera แบบฝังเจนเนอเรชั่นที่ 2 คอร์โปรเซสเซอร์ Nios II คือโปรเซสเซอร์ RISC 32 บิต ที่มีสถาปัตยกรรมที่ตั้งค่าแบบคำสั่งที่กำหนดเอง และได้ผ่านการปรับประสิทธิภาพเพื่อการใช้ในตระกูลเอฟพีจีเอเมนสตรีม Altera ทั้งหมด ไปที่หน้าโปรเซสเซอร์ Nios II สำหรับรายละเอียดเพิ่มเติม

โปรเซสเซอร์ Nios II มีพร้อมใช้งานเป็นคอร์สามแบบที่แตกต่าง เพื่อให้คุณได้ความยืดหยุ่นในการออกแบบได้สูงสุด ในขณะที่ความต้องการด้านประสิทธิภาพของระบบ และการใช้องค์ประกอบลอจิก (LE) นั้นคงที่ คอร์ทั้งสามจะรวมอยู่กับชุดพัฒนา Nios II และรับการรองรับโดยเครื่องมือการออกแบบ SOPC Builder

ตระกูลโปรเซสเซอร์ Nios II ประกอบด้วยคอร์ดังต่อไปนี้:

Nios II/f (แบบเร็ว)–ประสิทธิภาพสูงที่สุด การใช้งานเอฟพีจีเอปานกลาง

Nios II/s (มาตรฐาน)–ประสิทธิภาพสูง การใช้งานเอฟพีจีเอต่ำ

Nios II/e (economy)–ประสิทะิภาพทั่วไป การใช้งานเอฟพีจีเอที่ต่ำสุด

ด้วยการปรับใช้โปรเซสเซอร์เป็นภาษาที่ใช้อธิบายฮาร์ดแวร์ (HDL) และโค้ดคอร์ทรัพย์สินทางปัญญา (IP) คุณจะได้โซลูชันที่เหมาะสมโดยตรง เนื่องจากคุณสามารถตัวเลือก peripheral, ประสิทธิภาพ และโปรเซสเซอร์ที่ผสมผสานกันให้เหมาะสมกับความต้องการของระบบที่สุด การปรับใช้งาน Hard macro นั้นคล้ายกับ ASIC และไม่มีความยืดหยุ่นที่เหมือนกัน ซึ่งจะใช้เวลาการดำเนินที่นานเกินกว่าที่คุณจะสามารถใช้ประโยชน์จากขั้นตอนเทคโนโลยีล่าสุดได้ แต่สำหรับซอฟต์โปรเซสเซอร์ในทางกลับกัน สามารถทำการ migrate ได้ทันทีไปยังเทคโนโลยีเอฟพีจีเอใหม่ เช่นซีรีส์เอฟพีจีเอ Stratix® หรือ Cyclone นอกจากนี้ โซลูชันที่ใช้ไมโครโปรเซสเซอร์มักมีปัญหาในแง่ของความล้าสมัย แต่สำหรับโซลูชันที่ใช้ Nios II เป็นหลักนั้นสามารถก้าวผ่านปัญหานี้ได้ เนื่องจากถูกสร้างมาจาก HDL ที่เปลี่ยนเป้าหมายได้

โปรเซสเซอร์ Nios II มี สถาปัตยกรรมที่ตั้งด้วยคำสั่ง RISC 32 บิต ในทางกลับกันโปรเซสเซอร์ Nios เจนเนอเรชั่นที่ 1 มีสถาปัตยกรรมที่ตั้งด้วยคำสั่ง 16 บิต โปรเซสเซอร์ Nios II ขึ้นไปที่ระดับประสิทธิผลและประสิทธิภาพใหม่ผ่านคอร์โปรเซสเซอร์ Nios เนื่องจากมีการใช้แหล่งเอฟพีจีเอ ที่น้อยกว่า แต่มีประสิทธิภาพการคำนวณมากกว่าถึงสี่เท่า โปรเซสเซอร์ Nios II จะทำให้ตัวเลือกโปรเซสเซอร์ให้เรียบง่ายขึ้น โดยการให้ชุดการปรับประสิทธิภาพคอร์ล่วงหน้า ที่มีราคาเฉพาะเจาะจง (การใช้ลอจิก) และการกำหนดประสิทธิภาพ

ตระกูลโปรเซสเซอร์ Nios II สามารถใช้แอปพลิเคชันที่หลากหลาย ซึ่งต้องการไมโครโปรเซสเซอร์เอ็มเบ็ดเด็ด 32 บิต วัตถุประสงค์ทั่วไป

โปรเซสเซอร์ Nios II รองรับโดย Altera SoC, เอฟพีจีเอ และ HardCopy ASICs ทั้งหมดอย่างเต็มรูปแบบ

สิทธิ์การใช้งานโปรเซสเซอร์ Nios II จะเป็นแบบ Royalty-free และ perpetual ซึ่งหมายความว่าผู้ใช้สามารถใช้คอร์ IP โปรเซสเซอร์ Nios II ได้ตลอดไป โดยไม่จำกัดจำนวนของโปรเซสเซอร์ Nios II ที่สามารถใช้ได้สำหรับการออกแบบหรือโปรเจ็คแต่ละครั้ง สิทธิ์การใช้งาน IP โปรเซสเซอร์ Nios II ให้ผู้ใช้ได้รับสิทธิ์หนึ่งปีของการสนับสนุนจาก Altera mySupport และการอัปเดตคุณสมบัติ สำหรับคุณสมบัติใหม่ ผู้ใช้ความช่วยเหลือจาก Altera mySupport จะต้องต่ออายุสิทธิ์การใช้งาน IP โปรเซสเซอร์ Nios II ถ้าหมดอายุภายในสองรุ่น ACDS ที่ออก

ไม่ Synopsys® จะบริการคอร์ IP Nios II DesignWare รุ่น ASIC ที่ปรับประสิทธิภาพของโปรเซสเซอร์ Nios II สามารถใช้ได้สำหรับ ASIC migration เป็นส่วนหนึ่งของชุด IP DesignWare ติดต่อ Synopsys โดยตรงสำหรับข้อมูลเพิ่มเติม

ชุดออกแบบเอ็มเบ็ดเด็ด Nios® II (EDS) แสดงชุดเครื่องพัฒนาที่ครอบคลุมสำหรับทั้งการสร้างไมโครคอนโทรลเลอร์ที่ใช้โปรเซสเซอร์ Nios II และการโปรแกรมระบบโปรเซสเซอร์ Nios II เป้าหมาย

ระบบโปรเซสเซอร์แบบคู่ไม่ใช่หนึ่งในประโยชน์หลักของโปรเซสเซอร์เอ็มเบ็ดเด็ด Nios II การกำจัดของตัวเลขในคอร์โปรเซสเซอร์เพียงหนึ่งเดียวคือการจำกัดแหล่งข้อมูลของ fabric เอฟพีจีเอ

ข้อมูลจำเพาะอินเตอร์เฟซ Avalon® นั้นใช้สำหรับองค์ประกอบ master และ slave เพื่อการสื่อสารร่วมกัน สำหรับความหน่วงค่ำ อินเตอร์เฟซแบบ point-to-point Avalon ได้กำหนดอินเตอร์เฟซการสตรีม Avalon ที่เรียบง่ายโดยเฉพาะ (Avalon ST) สำหรับอินเตอร์เฟซที่ master เชื่อมต่อกับ peripheral slave Avalon จะกำหนดอินเตอร์เฟซ Avalon Memory Mapped (Avalon-MM)

การเชื่อมต่อระบบเป็นลอจิกที่ใช้เชื่อมต่อส่วนประกอบ master และ slave ลอจิกนี้อาจเป็นบริดจ์, multiplexor, arbitration controller Qsys จะสร้างระบบที่เชื่อมต่อลอจิก และต่อพอร์ต master กับ slave เข้าด้วยกันอย่างมีประสิทธิภาพ ทำให้พอร์ต master หลากหลายสามารถทำงานได้พร้อมกัน ซึ่งจะเพิ่มประสิทธิภาพของระบบอย่างเห็นได้ชัด

การเชื่อมต่อระบบ Avalon คือการเชื่อมต่อที่สร้างแบบกำหนดเอง ซึ่งจะถูกสร้างโดย Qsys โดยอัตโนมัติ

ตระกูลโปรเซสเซอร์ Nios II ให้องค์ประกอบสถาปัตยกรรมพื้นฐานที่พบได้ในโปรเซสเซอร์ 32 บิตทันสมัยทั่วไป รวมถึง:

ขนาดคำสั่ง 32 บิต

ข้อมูล 32 บิตและพาธที่อยู่

รีจิสเตอร์ 32 วัตถุประสงค์ทั่วไป

32 Interupt source ภายนอก

แคชคำสั่งที่ปรับแต่งค่าได้

แคชข้อมูลที่ปรับแต่งได้

อินเตอร์เฟซทั่วไปมีถึงคำสั่งแบบกำหนดเองถึง 256 คำสั่ง

อินเตอร์เฟซทั่วไปสำหรับการประกอบ peripheral แบบกำหนดเอง

คำสั่งที่กำหนดเองคือบล็อกฮาร์ดแวร์ที่เพิ่มโดยผู้ใช้เพื่อ augment ชุดลอจิกอัลกอริธึม (ALU) ของ CPU โปรเซสเซอร์ NioS II รองรับการใช้คำสั่งแบบกำหนดเองได้เต็มที่ ทำให้คุณสามารถปรับแต่งระบบฮาร์ดแวร์ของคุณเพื่อตอบสนองเป้าหมายประสิทธิภาพที่ต้องการ คุณสามารถสร้างคำสั่งที่กำหนดเองได้ถึง 256 คำสั่งต่อคอร์โปรเซสเซอร์ Nios II ที่ใช้ในระบบ คล้ายกับคำสั่ง Nios II ดั้งเดิม ลอจิกของคำสั่งแบบกำหนดเองได้จะนำค่าจากรีจิสเตอร์แหล่งทั้งสอง และสามารถเลือกที่จะเขียนกลับผลลัพธ์ไปยังรีจิสเตอร์ที่หมาย

เครื่องมือพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios II จะสร้างสภาพแวดล้อม run time C/C++ที่กำหนดขึ้นเองโดยอัตโนมัติ ซึ่งปรับให้เหมาะสมโดยเฉพาะกับฮาร์ดแวร์ระบบ ชุดการออกแบบเอ็มเบ็ดเด็ด Nios II จะทำให้การตั้งค่าโปรเจ็คเรียบง่ายขึ้นโดยการจัดหาแม่แบบซอฟต์แวร์ต่างๆ ซึ่งสามารถใช้เป็นไฟล์ "เริ่มต้น" ในโซลูชันเฟิร์มแวร์แบบกำหนดเองที่กำหลังพัฒนาได้

Altera ให้โซลูชันการดีบักซอฟต์แวร์ที่สมบูรณ์ผ่าน Nios II EDS ที่ให้การดีบักเกิดผ่าน instruction set simulator (ISS) หรือไปที่ฮาร์ดแวร์ระบบโดยตรง การดีบักโดยตรงของระบบโปรเซสเซอร์ Nios II ในฮาร์ดแวร์จะถูกเปิดใช้งานผ่านโมดูลดีบักที่ช่วยเหลือโดยฮาร์ดแวร์ โมดูลดีบักนั้นมีความเข็มข้นในคุณสมบัติ และให้ดำเนินการควบคุม, การปรับปรุงและการตรวจสอบหน่วยความจำ, breakpoint ของฮาร์ดแวร์, ตัวกระตุ้นข้อมูล และการติดตามโปรเซสเซอร์ภายใต้การควบคุม IDE

ผู้ให้บริการเครื่องมือเอ็มเบ็ดเด็ดซอฟต์แวร์ให้การสนับสนุนโปรเซสเซอร์ของตระกูล Nio II ให้ระบบปฏิบัติการ, middleware, ไลบรารีซอฟต์แวร์, IDE, ดีบักเกอร์, การยืนยันร่วม และอีกมากมาย ดูรายการผู้ให้บริการเครื่องมือ embedded ในปัจจุบัน