คอนโทรลเลอร์คอร์ Intel® FPGA IP DDR และ DDR2 SDRAM

คอนโทรลเลอร์ DDR และ DDR2 SDRAM จะจัดการกับแง่มุมที่ซับซ้อนในการใช้งาน DDR และ DDR2 SDRAM — เริ่มต้นอุปกรณ์หน่วยความจำ จัดการแบงค์ SDRAM และทำให้อุปกรณ์ได้รับการรีเฟรชตามช่วงเวลาที่เหมาะสม คอนโทรลเลอร์จะแปลคำขออ่านและเขียนจากอินเทอร์เฟซภายในอุปกรณ์เป็นสัญญาณคำสั่ง SDRAM ที่จำเป็นทั้งหมด

อ่านคำแนะนำผู้ใช้คอมไพเลอร์คอนโทรลเลอร์ DDR และ DDR2 SDRAM ›

คอนโทรลเลอร์คอร์ Intel® FPGA IP DDR และ DDR2 SDRAM

ไม่ว่าคุณจะใช้ชุดเครื่องมือทรัพย์สินทางปัญญา (IP) ในตัวออกแบบแพลตฟอร์ม (เดิมชื่อ Qsys) หรือซอฟต์แวร์การออกแบบ Intel® Quartus® Prime นี่จะเป็นการสร้างตัวอย่างการออกแบบ สร้างอินสแตนซ์ลูปล็อกเฟสดิจิทัล (PLL), ไดรเวอร์ตัวอย่าง และรูปแบบที่กำหนดเองของคอนโทรลเลอร์ DDR/DDR2 SDRAM ตัวอย่างการออกแบบคือ ตัวอย่างการออกแบบที่ทำงานได้อย่างสมบูรณ์ ซึ่งสามารถจำลอง สังเคราะห์ และใช้ในฮาร์ดแวร์ได้ ไดรเวอร์ตัวอย่างคือ โมดูลทดสอบตัวเองที่ออกคำสั่งอ่านและเขียนไปยังคอนโทรลเลอร์ และตรวจสอบข้อมูลที่อ่านเพื่อสร้างสัญญาณว่าผ่าน/ล้มเหลว และทดสอบสัญญาณที่สมบูรณ์ทั้งหมด

คุณสามารถเปลี่ยนลอจิกการควบคุมที่เข้ารหัสของคอนโทรลเลอร์ DDR/DDR2 SDRAM ในอินสแตนซ์ตัวอย่างด้วยลอจิกที่คุณกำหนดเองได้ ซึ่งจะช่วยให้คุณใช้พาธข้อมูลข้อความธรรมดาของ Intel FPGA กับลอจิกการควบคุมของคุณเองได้

คุณสมบัติ

  • รองรับอุปกรณ์และโมดูล DDR และ DDR2 SDRAM ในระดับมาตรฐานอุตสาหกรรม
  • รวมถึงรองรับ DIMM ที่ลงทะเบียนแล้ว
  • การออกแบบที่ยืดหยุ่นและทนทาน
  • สัญญาณการเลือกชิป 1, 2, 4, หรือ 8 สัญญาณ
  • ความกว้างของข้อมูลที่กำหนดค่าได้ รวมถึง Data Strobe (DQS) อ่านลอจิกการควบคุม Postamble และโหมดการอ่านทางเลือกที่ไม่ใช่ DQS สำหรับแบงค์ด้านข้าง (Intel® Stratix® ซีรีส์ FPGAs)
  • รีเฟรชอัตโนมัติหรือควบคุมโดยผู้ใช้
  • สัญญาณมาสก์ข้อมูลสำหรับการดำเนินการเขียนบางส่วน
  • สถาปัตยกรรมการจัดการธนาคาร ซึ่งลดความหน่วงแฝง
  • การปรับใช้งานที่ง่ายดาย และรวดเร็ว
  • สคริปต์ข้อจำกัดที่สร้าง IP Toolbench
  • การออกแบบตัวอย่างระดับสูงสุดที่มาพร้อมกับฟังก์ชัน Intel FPGA IP
  • โมเดลจำลองการทำงานของ IP ที่ใช้ในโปรแกรมจำลอง VHDL และ Verilog HDL ที่รองรับ Intel FPGA
  • พาธข้อมูลข้อความธรรมดาฟรีสำหรับใช้กับคอนโทรลเลอร์แบบกำหนดเอง
  • ตัวออกแบบแพลตฟอร์ม (เดิมมีชื่อว่า Qsys) IP-ready เพื่อเปิดใช้งานการออกแบบระดับระบบ

แหล่งข้อมูลเพิ่มเติม

ค้นหา IP Core

ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ

การสนับสนุนด้านเทคนิค

สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน

การประเมินและการซื้อ IP Core

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®

IP Base Suite

ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro

ตัวอย่างการออกแบบ

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®

ติดต่อฝ่ายขาย

ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว

แสดงเพิ่ม แสดงน้อยลง
เปรียบเทียบผลิตภัณฑ์