IP เอฟพีจีเอ Intel® SerialLite III Streaming

Serial Lite III Streaming Intel FPGA Intellectual Property (IP) core นำเสนอการเชื่อมต่อที่ง่ายดาย ซึ่งช่วยให้สามารถถ่ายโอนข้อมูลแบบจุดต่อจุดอย่างรวดเร็วผ่านสื่อการส่งข้อมูลต่างๆ ซึ่งรวมถึงแผงวงจรพิมพ์ (PCB), Backplane, สายเคเบิลทองแดง และไฟเบอร์ออปติก

อ่านคู่มือผู้ใช้ Serial Lite III Streaming Intel FPGA IP Core ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Serial Lite III Streaming Intel® Stratix® 10 FPGA IP Core ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Serial Lite III Streaming Intel® Arria® 10 FPGA IP Core ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Stratix® V SerialLite III Streaming IP Core ›

IP เอฟพีจีเอ Intel® SerialLite III Streaming

Serial Lite III เป็นโปรโตคอลที่เรียบง่าย เวลาแฝงต่ำ ปรับขนาดได้สำหรับการใช้งานด้านการถ่ายโอนข้อมูลแบบอนุกรมแบนด์วิดท์สูง

Serial Lite III Streaming Intel FPGA IP Core ประกอบด้วยตัวรับส่งสัญญาณชั้นนำด้านเทคโนโลยีของ Intel:

  • Physical medium attachment (PMA)
  • Physical coding sublayer (PCS)
  • เลเยอร์ Media access control (MAC)

เลเยอร์ PCS และ PMA จะถูกติดตั้งไว้ภายใน FPGA Intel Stratix 10, Intel Arria 10, Stratix V และ Arria® V เพื่อประหยัดทรัพยากรลอจิกของ FPGA อันมีค่าให้กับลูกค้า

คุณสมบัติ

ฟังก์ชัน PCS/PMA ที่ติดตั้งไว้ช่วยให้ปิดเวลาได้ง่ายขึ้นมากสำหรับการออกแบบทุกประเภท โปรโตคอล Serial Lite III ได้รับการออกแบบมาเพื่อให้มีความเชื่อถือได้ เวลาแฝงต่ำ โอเวอร์เฮด และความสามารถในการปรับขนาดที่จำเป็น เพื่อให้มีการถ่ายโอนข้อมูลอย่างมีประสิทธิภาพและรักษาอัตราข้อผิดพลาดของบิตซึ่งจำเป็นสำหรับระบบในปัจจุบันและอนาคตให้ต่ำ

  • ตัวเลือกอัตราข้อมูลสูงสุด 28 Gbps
  • การกำหนดค่าแบบหลายเลนสูงสุด 24 เลน
  • การดำเนินการสตรีมข้อมูล - ต่อเนื่องหรือเพิ่มขึ้นอย่างกะทันหัน
  • การทำงานแบบซิมเพล็กซ์และฟูลดูเพล็กซ์
  • โหมดการจับเวลาของผู้ใช้ที่ยืดหยุ่น
  • ข้อได้เปรียบด้านการใช้ทรัพยากรที่ต่อวงจรแบบถาวร
  • การถ่ายโอนข้อมูลที่มีความหน่วงต่ำ (< 150 ns: TX + RX)
  • โอเวอร์เฮดในการรับส่งต่ำ
  • รูปแบบการเข้ารหัส/ถอดรหัส 64B/67B
  • รองรับรหัสแก้ไขข้อผิดพลาด (ECC) ที่เป็นทางเลือกใน M20K (ลด SEU)
  • ทางเลือกในการแทรกโค้ดหรือการตรวจจับข้อผิดพลาดและการตรวจสอบสถานะ
  • IP Core แบบครบวงจร (เลเยอร์ MAC, PCS และ PMA)
  • การตั้งค่าเฉพาะล่วงหน้าและการรักษาสมดุลที่ปรับแต่งได้
  • รองรับทั้ง AC Coupling และ DC Coupling

ประสิทธิภาพและผลลัพธ์การทำงานที่คุณคาดหวังได้

ประสิทธิภาพ

ประสิทธิภาพในการผลิต

อัตราข้อมูลประสิทธิภาพสูง

ส่วนต่างเวลาของ IP Core ที่เพียงพอเพื่อเร่งการปิดเวลาการออกแบบเต็มรูปแบบ

แบนด์วิดท์รวมมากกว่า 300 Gbps สำหรับแอปพลิเคชันปัจจุบันและที่เกิดขึ้นใหม่ (สูงสุด 24 เลน)

ฟีเจอร์ Evaluation Mode ของ Intel FPGA IP Core ช่วยให้คุณทดสอบการใช้งาน IP Core ได้ฟรีและไม่ต้องมีใบอนุญาต

การถ่ายโอนข้อมูลที่มีความหน่วงต่ำ (< 150 ns: TX + RX)

Serial Lite III IP Core ที่ผสานรวมอย่างสมบูรณ์ประกอบด้วยเลเยอร์ MAC, PCS และ PMA เพื่อความสะดวกในการผสานรวม Intel FPGA IP Core

AC Coupling และ DC Coupling ให้ความยืดหยุ่นในการปรับเลนเพื่อเพิ่มอัตราความผิดพลาดของบิต

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2013

รองรับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชันล่าสุด

18.0

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

  • ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือไฟล์ Netlist หลังการสังเคราะห์)
  • โมเดลการจำลองสำหรับ ModelSim*- Intel FPGA Edition
  • ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์
  • เอกสารที่มีการควบคุมการแก้ไข
  • ไฟล์ Readme

มีทั้งหมด ยกเว้นไฟล์ Readme

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

Testbench และตัวอย่างการออกแบบ

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

Y

เปิดใช้งานคอร์ IP สำหรับการสนับสนุนโหมดการประเมินผล IP เอฟพีจีเอ Intel

Y

ภาษาต้นทาง

Verilog และ VHDL

ภาษาทดสอบการทำงาน

Verilog

มีไดรเวอร์ซอฟต์แวร์ให้

N

รองรับระบบปฏิบัติการไดรเวอร์

N

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

Avalon® Streaming

ข้อมูลเมตา IP-XACT

N

การตรวจรับรอง

รองรับการจำลอง

NCSim, ModelSim, VCS/VCSMX

ตรวจสอบฮาร์ดแวร์แล้ว

ชุดพัฒนาความสมบูรณ์ของสัญญาณ Intel Arria 10 FPGA, ชุดพัฒนาความสมบูรณ์ของสัญญาณ Intel Stratix 10 FPGA

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

N

หากมี มีการทดสอบใดบ้าง

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

ไม่ระบุ

หากมี ระบุวันที่ที่ดำเนินการ

ไม่ระบุ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

N

ความสามารถในการใช้งานร่วมกัน

IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน

Y

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

Intel Stratix 10, Stratix V, Intel Arria 10 GX

มีรายงานการทำงานร่วมกัน

N