Scalable Switch Intel® FPGA IP สำหรับ PCI Express

Intel® FPGA IP สวิตช์ที่ปรับขนาดได้สําหรับ PCI Express เป็นสวิตช์ที่กําหนดค่าได้อย่างสมบูรณ์ซึ่งใช้พอร์ตอัปสตรีมที่กําหนดค่าได้อย่างสมบูรณ์หนึ่งพอร์ตและการเชื่อมต่อสําหรับพอร์ตดาวน์สตรีมสูงสุด 64 พอร์ต

อ่านคู่มือผู้ใช้สวิตช์ที่ปรับขนาดได้ Intel® FPGA IP สําหรับ PCI Express ›

Scalable Switch Intel® FPGA IP สำหรับ PCI Express

คุณสมบัติ

พอร์ตอัปสตรีม / ดาวน์สตรีมของสวิตช์

  • การกำหนดค่า

• PCIe 3.0 x4/x8/x16

• PCIe 4.0 x4/x8/x16

• PCIe 5.0 x4/x8/x16

  • 1 PF สําหรับพอร์ตอัปสตรีม / 1 PF ต่อพอร์ตดาวน์สตรีม
  • พอร์ตอัปสตรีมเดียว
  • มากถึง 96 ดาวน์สตรีมแบบฝังตัว (E-EP)
  • Endpoint แบบแยกดาวน์สตรีมสูงสุด 32 จุด (D-EP)

พอร์ตดาวน์สตรีมของสวิตช์

  • การจัดสรรหมายเลขอุปกรณ์แบบคงที่

• รองรับการส่งต่อ Alternative Routing ID (ARI) สําหรับพอร์ตแยก

  • Message Signaled Interrupts (MSI)
  • ความสามารถของ Access Control Service (ACS)

• ความสามารถเท่านั้น (ไม่มีฟังก์ชันการควบคุม)

  • รองรับหัว Hot Plug

อุปกรณ์ปลายทางแบบฝังตัว

  • อุปกรณ์ปลายทางในตัวสูงสุด 96 เครื่อง (อุปกรณ์ปลายทางในตัวหนึ่งเครื่องหลังแต่ละพอร์ตดาวน์สตรีมของสวิตช์)
  • สูงสุด 96 PF ในอุปกรณ์ปลายทางในตัวทั้งหมด
  • สูงสุด 2048 VF ในอุปกรณ์ปลายทางแบบฝังตัวทั้งหมด
  • MSI/MSI-X interrupt
  • การกำหนดค่า Elastic PF ซึ่งเป็นความสามารถในการอัปเดตพื้นที่การกำหนดค่าได้ตลอดเวลา
  • ขีดความสามารถด้าน ACS

• ความสามารถเท่านั้น (ไม่มีฟังก์ชันการควบคุม)

  • Function Level Reset (FLR)
  • การรายงานข้อผิดพลาดขั้นสูง (AER)
  • Single Root I/O Virtualization (SR-IOV)
  • Alternative Routing ID (ARI)
  • ความสามารถ VirtIO

• ความสามารถเท่านั้น

• ไม่มีฟังก์ชันการเข้าถึงการกําหนดค่า VirtIO PCI

  • บริการแปลที่อยู่ (ATS)
  • คําแนะนําการประมวลผล TLP (TPH)

IP

  • รองรับอุปกรณ์แบบใช้เอฟพีจีเอ Agilex™ 7 และ SoC และ P-Tile: เอฟพีจีเอ Stratix® 10 DX และ SoC
  • จำนวนเกตที่ได้รับการเพิ่มประสิทธิภาพ
  • แพ็กเก็ตผู้ใช้เชื่อมต่อกับ Header ข้อมูล และ Prefix
  • อินเทอร์เฟซแพ็กเก็ตผู้ใช้มี TLP หนึ่งรายการในรอบที่กำหนดสำหรับการกำหนดค่าทั้งหมด
  • Non-Posted Request ที่คงค้างสูงสุด 512 รายการ (เฉพาะ Core x16)
  • Non-Posted Request ที่คงค้างสูงสุด 256 รายการ (Core x8 และ x4)
  • ความถี่สูงสุดของนาฬิกา PLD (coreclkout_hip) ที่ขึ้นกับอุปกรณ์

• 500 MHz สําหรับอุปกรณ์ Agilex™ 7, 400 MHz สําหรับอุปกรณ์ Stratix® 10 DX

สถานะ IP

IP รวมอยู่ในซอฟต์แวร์การออกแบบ Quartus Prime รหัสการสั่งซื้อ
Scalable Switch Intel® FPGA IP สำหรับ PCI Express ไม่ใช่ IP-PCIESCSWTCH
ดูทั้งหมด แสดงน้อยลง

แหล่งข้อมูลเพิ่มเติม

ค้นหา IP Core

ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ

การสนับสนุนด้านเทคนิค

สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน

การประเมินและการซื้อ IP Core

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®

IP Base Suite

ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro

ตัวอย่างการออกแบบ

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®

ติดต่อฝ่ายขาย

ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว

แสดงเพิ่ม แสดงน้อยลง
เปรียบเทียบผลิตภัณฑ์