ข้ามไปที่เนื้อหาหลัก
โลโก้ Intel - กลับไปที่หน้าหลัก
เครื่องมือของฉัน

เลือกภาษาของคุณ

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
ลงชื่อเข้าใช้ เพื่อเข้าถึงเนื้อหาที่มีการจำกัดการเข้าถึง

ใช้งานการค้นหาของ Intel.com

คุณสามารถค้นหาสิ่งต่าง ๆ ในเว็บไซต์ Intel.com ทั้งเว็บไซต์ได้หลายวิธี

  • ชื่อแบรนด์: Core i9
  • หมายเลขเอกสาร: 123456
  • Code Name: Emerald Rapids
  • ผู้ให้บริการพิเศษ: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice*

ลิงค์ด่วน

นอกจากนี้คุณยังสามารถลองลิงค์ด่วนด้านล่างเพื่อดูผลลัพธ์สำหรับการค้นหายอดนิยม

  • ข้อมูลผลิตภัณฑ์
  • การสนับสนุน
  • ไดรเวอร์และซอฟต์แวร์

การค้นหาล่าสุด

ลงชื่อเข้าใช้ เพื่อเข้าถึงเนื้อหาที่มีการจำกัดการเข้าถึง

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

Sign in to access restricted content.
  1. ผลิตภัณฑ์ Intel®
  2. Altera® FPGA, SoC FPGA และ CPLD
  3. ทรัพย์สินทางปัญญาเอฟพีจีเอ Altera®
  4. IP คอร์ Interface Protocols
  5. P-Tile PCIe Hard IP

ไม่แนะนําให้ใช้เบราว์เซอร์รุ่นที่คุณใช้สําหรับไซต์นี้
โปรดพิจารณาอัปเกรดเป็นเบราว์เซอร์เวอร์ชันล่าสุดโดยคลิกที่ลิงก์ต่อไปนี้

  • Safari
  • Chrome
  • Edge
  • Firefox

P-Tile PCIe* Hard IP

P-Tile เป็นไทล์ที่ใช้ร่วมกับเอฟพีจีเอที่มีอยู่ในอุปกรณ์ Stratix® 10 DX และเอฟพีจีเอ Agilex™ 7 F-ซีรีส์ ที่รองรับการกำหนดค่า PCIe* แบบเนทีฟได้สูงสุด 4.0 x16 ในโหมด Endpoint (EP), Root Port (RP), และ Transaction Layer (TL) Bypass

อ่านคู่มือผู้ใช้ P-Tile Avalon® Streaming Intel® FPGA IP สําหรับ PCIe ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ P-Tile Avalon® Streaming Intel® FPGA IP สําหรับ PCIe ›

P-Tile PCIe* Hard IP

P-Tile เชื่อมโยงวิดีโอ

ชมการสาธิตของอุปกรณ์ Stratix® 10 DX ซึ่งมาพร้อมกับ P-Tile ที่เชื่อมโยงกับเซิร์ฟเวอร์ Intel® Xeon

การปฏิบัติตามมาตรฐานและข้อกำหนด

  • PCIe Base Specification Revision 4.0
  • Single Root I/O Virtualization and Sharing Specification Rev. 1.1
  • อินเตอร์เฟซ PHY สำหรับสถาปัตยกรรม PCIe เวอร์ชัน 4.0
  • Virtual I/O Device (VIRTIO) Version 1.0
  • P-Tile PCIe Hard IP ผ่านการทดสอบความสอดคล้องกับ PCI-SIG เป็นผลสำเร็จ ผลลัพธ์ที่โพสต์บน รายการ PCI-SIG Integrators

คุณสมบัติ

  • สแต็กโปรโตคอลโดยสมบูรณ์ อาทิ เลเยอร์ Transaction, Data Link และ Physical ถูกใช้เป็น Hard IP
  • รองรับโหมด PIPE
  • รองรับการกำหนดค่า PCIe* 4.0/3.0 แบบเนทีฟโดยรองรับการกำหนดค่า 2.0/1.0 ผ่านทาง Link down-training
  • ความสามารถการแยกภาคพอร์ต: สี่ x4 พอร์ตราก, สอง x8 เอนด์พอยต์
  • รองรับโหมด TL-Bypass ทั้งในโหมดแบบอัปสตรีมและดาวน์สตรีม
  • สูงสุด 512B Maximum Payload Size (MPS)
  • สูงสุด 4096-byte (4 KB) Maximum Read Request Size (MRRS)
  • สัญญาณนาฬิกาอ้างอิงแบบแยกด้วยโหมด Independent Spread Spectrum Clocking (SRIS)
  • สัญญาณนาฬิกาอ้างอิงแบบแยกด้วยโหมด No Spread Spectrum Clocking (SRNS)
  • สถาปัตยกรรมสัญญาณนาฬิกาอ้างอิงทั่วไป
  • PERST แบบอิสระเพื่อรับมือสองปฏิบัติการรีเซ็ต (x8x8 EP และ x8x8 TL Bypass)
  • การรายงานข้อผิดพลาดขั้นสูง (PF เท่านั้น)
  • การรองรับสำหรับสถานะพลังงาน PCIe แบบ D0 และ D3
  • Lane Margining ที่ตัวรับ
  • การตรวจจับการมีอยู่ของ Retimer
  • รองรับโหมด Hard IP แบบอัตโนมัติที่ช่วยให้ PCIe Hard IP สามารถสื่อสารกับโฮสต์ก่อนที่การกำหนดค่าเอฟพีจีเอและการเข้าสู่โหมดผู้ใช้จะเสร็จสมบูรณ์
  • การกำหนดค่าคอร์เอฟพีจีเอผ่านทางลิงก์ PCIe (CVP Init และ CVP Update) และ Partial Reconfiguration (PR) บนลิงก์ PCIe

คุณสมบัติมัลติฟังก์ชั่นและการจำลองเสมือน

  • รองรับ SR-IOV (8 PF, 2K VF ต่อ Endpoint แต่ละจุด)
  • รองรับ VirtIO ผ่านอินเทอร์เฟซการสกัดกั้นการกำหนดค่า
  • รองรับ I/O แบบปรับขยายได้และ Shared Virtual Memory (SVM)
  • Access control service (ACS)
  • Alternative routing-ID interpretation (ARI)
  • Function Level Reset (FLR)
  • รองรับ TLP Processing Hint (TPH)
  • Address Translation Services (ATS)
  • Process address space ID (PasID)

คุณสมบัติอินเทอร์เฟซสำหรับผู้ใช้

  • อินเทอร์เฟซการสตรีมของ Avalon® (Avalon-ST)
  • อินเตอร์เฟซแพ็กเก็ตผู้ใช้พร้อมแยกส่วนหัว ข้อมูล และส่วนนำ
  • อินเตอร์เฟซแพ็กเก็ตผู้ใช้แบบ Dual Segmented พร้อมความสามารถในการจัดการ TLP สูงสุดสองรายการในรอบที่กำหนด (คอร์ x16 เท่านั้น)
  • การสนับสนุนแท็กแบบขยาย
  • รองรับแท็ก 10 บิต (สูงสุด 768 แท็กที่คงค้าง (x16) / 512 แท็กที่คงค้าง (x4/x8) ในเวลาใดก็ตาม สำหรับฟังก์ชันทั้งหมดรวมกัน)

IP เสริม

  • IP Scalable Switch สําหรับ PCI Express
  • Multi Channel DMA IP สำหรับ PCI Express (อินเตอร์เฟซ AVMM / AVST)

การสนับสนุนไดร์เวอร์

  • ไดรเวอร์อุปกรณ์ Linux
  • ไดรเวอร์อุปกรณ์ Windows (Stratix 10 เท่านั้น) (Jungo: ไดรเวอร์อุปกรณ์ที่สนับสนุนโดยพาร์ทเนอร์)

คุณสมบัติ IP Debub

  • คุณสมบัติชุดเครื่องมือดีบัก:
  • ข้อมูลสถานะของโปรโตคอลและการเชื่อมต่อ
  • ความสามารถในการดีบักขั้นพื้นฐานและขั้นสูง รวมถึงความสามารถในการเข้าถึง PMA register และความสามารถในการดูด้วยตา

สถานะ IP

สถานะการสั่งซื้อ

ไม่มีรหัสการสั่งซื้อที่ต้องการ

ดูทั้งหมด แสดงน้อยลง

ลิงก์ที่เกี่ยวข้อง

เอกสาร

  • คู่มือผู้ใช้ P-Tile Avalon® Streaming Intel® FPGA IP สําหรับ PCIe
  • คู่มือผู้ใช้ P-Tile Avalon® Streaming Intel® FPGA IP สําหรับ PCIe Design Example
  • เอกสารการเผยแพร่ Intel® FPGA IP

การสนับสนุนชุดเครื่องมือพัฒนาอุปกรณ์และฮาร์ดแวร์

  • เอฟพีจีเอ Stratix® 10 DX
  • ชุดเครื่องมือพัฒนาเอฟพีจีเอ Stratix® 10 DX
  • เอฟพีจีเอ Agilex™ 7 F-ซีรีส์
  • ชุดเครื่องมือพัฒนาเอฟพีจีเอ Agilex™ 7 F-ซีรีส์

การสนับสนุนอื่น ๆ

  • เว็บไซต์ PCI-SIG
  • รายชื่อผู้ประกอบระบบ PCI-SIG
  • ศูนย์สนับสนุน PCIe IP

แหล่งข้อมูลเพิ่มเติม

ค้นหา IP Core

ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ

การสนับสนุนด้านเทคนิค

สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน

การประเมินและการซื้อ IP Core

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®

IP Base Suite

ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro

ตัวอย่างการออกแบบ

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®

ติดต่อฝ่ายขาย

ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว

แสดงเพิ่ม แสดงน้อยลง
เปรียบเทียบผลิตภัณฑ์
  • ข้อมูลบริษัท
  • ความมุ่งมั่นของเรา
  • การไม่แบ่งแยก
  • นักลงทุนสัมพันธ์
  • ติดต่อเรา
  • Newsroom
  • แผนผังเว็บไซต์
  • งาน
  • © Intel Corporation
  • ข้อกำหนดการใช้งาน
  • *เครื่องหมายการค้า
  • คุ้กกี้
  • ความเป็นส่วนตัว
  • ความโปร่งใสของห่วงโซ่อุปทาน
  • อย่าแบ่งปันข้อมูลส่วนตัวของฉัน California Consumer Privacy Act (CCPA) Opt-Out Icon

เทคโนโลยี Intel อาจต้องใช้การเปิดใช้ฮาร์ดแวร์ ซอฟต์แวร์ หรือบริการ // ไม่มีผลิตภัณฑ์หรือส่วนประกอบใดที่จะปลอดภัยอย่างสมบูรณ์แบบ // ค่าใช้จ่ายและผลลัพธ์ของคุณอาจแตกต่างกันไป // ประสิทธิภาพแตกต่างกันไปขึ้นอยู่กับการใช้งาน การกำหนดค่า และปัจจัยอื่น ๆ เรียนรู้เพิ่มเติมได้ที่  intel.com/performanceindex // ดูประกาศและข้อสงวนสิทธิ์ทางกฎหมายแบบสมบูรณ์ของเรา // Intel มุ่งมั่นที่จะให้ความเคารพในสิทธิมนุษยชน และหลีกเลี่ยงการมีส่วนร่วมในการละเมิดสิทธิมนุษยชน ดูหลักการด้านสิทธิมนุษยชนระดับโลกของ Intel ผลิตภัณฑ์และซอฟต์แวร์ Intel ผลิตมาเพื่อใช้เฉพาะในแอปพลิเคชันที่ไม่เป็นเหตุหรือมีส่วนให้เกิดการละเมิดต่อสิทธิมนุษยชนที่ยอมรับในระดับสากล

โลโก้ท้ายหน้าของ Intel