GTS PCIe Hard IP

FPGAs Agilex™ 5 FPGAs และ SoC เป็นการออกแบบโมโนลิธิคที่มีตัวรับส่งสัญญาณความเร็วสูง (GTS) และ IP คอนโทรลเลอร์ PCIe แบบแข็งที่รองรับการกําหนดค่า PCIe 4.0 x8 สําหรับรูทพอร์ต (RP), Endpoint (EP) และโหมดบายพาส Transaction Layer (TL)

GTS PCIe Hard IP สําหรับ PCI Express* ช่วยลดความยุ่งยากในการผนวกรวมการออกแบบสําหรับการใช้งานที่หลากหลาย

  • บล็อก IP ที่ชุบแข็งช่วยลดการรีซอร์สลอจิกช่วยให้สามารถรวมลอจิกของผู้ใช้ที่สูงขึ้น
  • บล็อค Hardened IP (สแต็กโปรโตคอลสมบูรณ์)
    • Transaction Layer / Data Link Layer / PHY Layer (MAC), และ PHY (PCS และ PMA)
    • SR-IOV (4 PFs, 256 VFs) เปิดใช้งานหลายๆ แอปพลิเคชันบนเซิร์ฟเวอร์เดียว เป็นการลด Total Cost of Ownership (TCO)
  • การดำเนินตามกำหนดเวลาได้เร็วขึ้นช่วยลดวงจรการออกแบบเวลาออกสู่ตลาด
  • Design Tool Kit (DTK) ที่ใช้ง่ายสำหรับการวินิจฉัยและการทดสอบดีบักของการออกแบบ PCIe

IP

รวมอยู่ในซอฟต์แวร์การออกแบบ Quartus® Prime

รหัสการสั่งซื้อ

GTS AXI Streaming Intel FPGA IP สำหรับ PCI Express

ใช่

ไม่มีรหัสการสั่งซื้อที่ต้องการ
ดูทั้งหมด แสดงน้อยลง

  • สแต็กโปรโตคอลโดยสมบูรณ์ อาทิ เลเยอร์ Transaction, Data Link, และ Physical ถูกใช้เป็น Hard IP
    • รองรับสูงสุด 4.0 x8: (Root Port (RP), Endpoint (EP) และโหมดบายพาส Transaction Layer (TL))
  • การกำหนดค่า PCIe* 3.0/4.0 (x8/x4/x2/x1) พร้อมรองรับการกำหนดค่า 1.0/2.0 ผ่านทางการรองรับ Link down-training
  • สัญญาณนาฬิกาอ้างอิงแบบแยกด้วยโหมด Independent Spread Spectrum Clocking (SRIS)
    • สัญญาณนาฬิกาอ้างอิงแบบแยกด้วยโหมด No Spread Spectrum Clocking (SRNS)
  • PERST แบบอิสระ#
  • Single Virtual Channel (VC)
  • ระเบียนความสามารถ
  • 512-byte Maximum Payload Size (MPS)
  • 4096-byte (4 KB) Maximum Read Request Size (MRRS)
  • รองรับ 32/64-bit BAR (Prefetchable/Non-Prefetchable)

  • รองรับ Expansion ROM BAR
  • จำนวนแท็กสำหรับ x8 คอนโทรลเลอร์: 32/64/128/256
  • MSI-X Table (จำนวนสูงสุด 4096)
  • ปฏิบัติการหน่วยเดียว (Fetch/Add/Swap/CAS)
  • โหมด TL Bypass ช่วยให้สามารถรวมตัวเลือก PCIe switch IP บุคคลที่สามได้
  • Precision Time Measurement (PTM)
  • รองรับ SR-IOV (4 PFs, 256 VFs)
    • Function Level Reset (FLR)
  • รองรับ VirtIO สําหรับการจําลองเสมือนที่ใช้ซอฟต์แวร์
  • เครื่องมือวิเคราะห์ SpyGlass CDC
  • AXI4-Stream สำหรับเส้นทางข้อมูลแอปพลิเคชัน
    • AXI4-Stream Source/Sink
  • AXI-Lite สำหรับอินเตอร์เฟซการตอบรับระเบียนสถาะและการควบคุม

  • การเร่งความเร็วฮาร์ดแวร์
  • Artificial Intelligence (AI) / Machine Learning (ML)
  • เครือข่าย
  • ระบบเสมือนจริง
  • ระบบคำนวณผลและหน่วยจัดเก็บข้อมูล
  • เอ็มเบ็ดเด็ด

วิดีโอสาธิต Agilex™ 5 FPGAs In-Action PCI Express IP Core

แหล่งข้อมูลเพิ่มเติม

ค้นหา IP Core

ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ

การสนับสนุนด้านเทคนิค

สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน

การประเมินและการซื้อ IP Core

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®

IP Base Suite

ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro

ตัวอย่างการออกแบบ

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®

ติดต่อฝ่ายขาย

ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว

แสดงเพิ่ม แสดงน้อยลง
เปรียบเทียบผลิตภัณฑ์