Intel® FPGA IP สำหรับ PCIe*
โปรโตคอล PCI Express (PCIe*) เป็นโปรโตคอลแบบอนุกรมประสิทธิภาพสูง ปรับขนาดได้ และมีคุณลักษณะหลากหลาย โดยมีอัตราการถ่ายโอนข้อมูลจาก 2.5 gigatransfers ต่อวินาที (GT/s) ถึง 32 GT/s ขึ้นไป Intel® FPGA Intellectual Property (IP) Core สำหรับ PCIe ยังคงปรับขยายต่อไปขณะที่การจัดระบบ PCI-SIG ก็มีข้อมูลจำเพาะรุ่นใหม่ออกมาให้ Intel เป็นสมาชิกของ PCI-SIG มาตั้งแต่ปี 1992 และเมื่อมีซิลิคอนเจเนอเรชันใหม่ออกมาแต่ละเจเนอเรชัน Intel ก็ยังคงเข้าร่วมในเวิร์กช็อปเกี่ยวกับการปฏิบัติตามข้อกำหนด PCI-SIG ต่อไปเพื่อให้แน่ใจว่าจะสามารถทำงานร่วมกันได้และสอดคล้องกับมาตรฐานอุตสาหกรรมในปัจจุบัน
Intel® FPGA IP สำหรับ PCIe*
โซลูชัน PCIe IP ประกอบด้วยสแต็กโปรโตคอล PCIe ที่มีการต่อวงจรแบบถาวรและเป็นเทคโนโลยีชั้นนำของ Intel ซึ่งรวมถึงเลเยอร์ Transaction และ Data Link ตลอดจนเลเยอร์ทางกายภาพที่มีการต่อวงจรแบบถาวร โดยอย่างหลังประกอบด้วย Physical Medium Attachment (PMA) และ Physical Coding Sublayer (PCS) PCIe IP ของ Intel ยังประกอบด้วยบล็อก Soft IP อื่นๆ เช่น เอนจิน Direct Memory Access (DMA) และ Single-root I/O Virtualization (SR-IOV) การผสมผสานที่เป็นเอกลักษณ์ของ IP แบบ Hard และ Soft นี้ให้ประสิทธิภาพและความยืดหยุ่นที่เหนือกว่าสำหรับการผสานรวมที่เหมาะสมที่สุด
Intel จัดให้มีโซลูชัน PCIe IP แบบใช้ฟังก์ชัน Intel FPGA® IP ที่พัฒนาขึ้นตามแผนการพัฒนาโปรโตคอลของ PCI-SIG
- รองรับสูงสุด 3x8 ด้วย Hard IP บนอุปกรณ์ Intel® Arria® 10 และ Intel® Cyclone® 10 ›
- รองรับสูงสุด PCIe 3.0 x16 ด้วย L/H-tile hard IP ›
- รองรับสูงสุด PCIe 4.0 x16 ด้วย P-tile hard IP ›
- รองรับสูงสุด PCIe 4.0 x16 & 400G Ethernet ด้วย F-tile hard IP ›
- รองรับสูงสุด PCIe 5.0 x16 ด้วย R-tile hard IP ›
Intel ยังจัดให้มี Soft IP เสริม ซึ่งทำงานกับ Hard IP แบบใช้ tile ข้างต้น เพื่อทำงานฟังก์ชัน PCIe DMA และ Switch
การรองรับอุปกรณ์และจำนวนบล็อก Hardened PCIe IP
ตระกูลอุปกรณ์ |
จำนวนบล็อก Hardened PCIe* IP |
ความเร็วลิงก์ PCIe 1.0 (2.5 GT/s) |
ความเร็วลิงก์ PCIe 2.0 (5.0 GT/s) |
ความเร็วลิงก์ PCIe 3.0 (8.0 GT/s) |
ความเร็วลิงก์ PCIe 4.0 (16.0 GT/s) |
ความเร็วลิงก์ PCIe 5.0 (32.0 GT/s) |
---|---|---|---|---|---|---|
Intel® Agilex™ |
1-3 ต่ออุปกรณ์ |
✓ |
✓ |
✓ |
✓ |
✓ |
Intel® Stratix® 10 |
1- 4 ต่ออุปกรณ์ |
✓ |
✓ |
✓ |
✓ |
|
Intel® Arria® 10 |
1- 4 ต่ออุปกรณ์ |
✓ |
✓ |
✓ |
|
|
Intel® Cyclone® 10 |
1 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Intel® Cyclone® 10 GX |
1 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Arria® V |
1-2 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® V GT |
2 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® V GX |
1-2 ต่ออุปกรณ์ |
✓ |
|
|
|
|
Stratix® IV |
2-4 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® IV GX |
1 ต่ออุปกรณ์ |
✓ |
|
|
|
|
Arria® II GZ |
1 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Arria® II GX |
1 ต่ออุปกรณ์ |
✓ |
|
|
|
|
การสนับสนุนเกี่ยวกับการกำหนดค่าอุปกรณ์และคุณสมบัติ
ประเภทของอินเตอร์เฟซ |
อินเทอร์เฟซการสตรีมของ Avalon® |
มีการการแมปหน่วยความจำ Avalon® |
มีการแมปหน่วยความจำ Avalon® ด้วย DMA |
SR-IOV |
CvP / PRoP |
|
---|---|---|---|---|---|---|
อุปกรณ์/การกำหนดค่า |
|
|||||
Intel® Agilex™ |
อุปกรณ์ปลายทาง |
สูงสุด 5x16 |
สูงสุด 5x16 |
สูงสุด 5x16 |
พร้อมใช้งาน |
สูงสุด 5 x16: CVP Init |
Root Port |
สูงสุด 5x16 |
สูงสุด 5x16 |
- |
- |
- |
|
Intel® Stratix® 10 |
อุปกรณ์ปลายทาง |
สูงสุด 4x16 |
สูงสุด 4x16 |
สูงสุด 4x16 |
พร้อมใช้งาน |
สูงสุด 4x16: CVP Init |
Root Port |
สูงสุด 4x16 |
สูงสุด 4x16 |
- |
- |
- |
|
Intel® Arria® 10 |
อุปกรณ์ปลายทาง |
สูงสุด 3x8 |
สูงสุด 3x4 |
1x8, 2x4, 2x8, 3x2, 3x4, 3x8 |
พร้อมใช้งาน |
สูงสุด 3x8: CVP และ PRoP |
Root Port |
สูงสุด 3x8 |
สูงสุด 3x4 |
- |
- |
- |
|
Intel® Cyclone® 10 GX |
อุปกรณ์ปลายทาง |
สูงสุด 2x4 |
สูงสุด 2x4 |
2x4 |
- |
สูงสุด 2x4: CVP และ PRoP |
Root Port |
สูงสุด 2x4 |
สูงสุด 2x4 |
- |
- |
- |
|
Stratix® V |
อุปกรณ์ปลายทาง |
สูงสุด 3x8 |
สูงสุด 3x4 |
1x8, 2x4, 2x8 |
พร้อมใช้งาน |
1: CVP Init และ CVP Update |
Root Port |
สูงสุด 3x8 |
สูงสุด 3x4 |
- |
- |
- |
|
Arria® V GZ |
อุปกรณ์ปลายทาง |
สูงสุด 3x8 |
สูงสุด 3x4 |
1x8, 2x4, 2x8 |
- |
1: CVP Init และ CVP Update |
Root Port |
สูงสุด 3x8 |
สูงสุด 3x4 |
- |
- |
- |
|
Arria® V |
อุปกรณ์ปลายทาง |
สูงสุด 1x8 และ 2x4 |
สูงสุด 1x8 และ 2x4 (no x2) |
1x8, 2x4 |
- |
สูงสุด 1x8 และ 2x4 |
Root Port |
สูงสุด 1x8 และ 2x4 |
สูงสุด 1x8 และ 2x4 (no x2) |
- |
- |
- |
|
Cyclone® V |
อุปกรณ์ปลายทาง |
สูงสุด 2x4 |
สูงสุด 2x4 (no x2) |
2x4 |
- |
สูงสุด 2x4 |
Root Port |
สูงสุด 2x4 |
สูงสุด 2x4 (no x2) |
- |
- |
- |
- CvP – Configuration via Protocol
- PRoP – Partial Reconfiguration over PCIe
- SR-IOV – Single Root I/O Virtualization
- DMA – Direct Memory Access
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของ Intel® FPGA ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของ Intel® FPGA
การออกแบบด้วย IP Core ของ Intel® FPGA
เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของ Intel® FPGA ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับ Intel® FPGA
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของ Intel FPGA พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Intel® Quartus® Prime รุ่น Standard หรือรุ่น Pro
I-Tested
Intel จะมอบใบรับรองการทดสอบการทำงานร่วมกันหรือ I-Tested ให้กับ IP Core ของสมาชิกเครือข่าย IP Core ของ Intel FPGA หรือ Intel FPGA Design Solutions ที่ผ่านการตรวจสอบ
IP Core ของพาร์ทเนอร์ Intel® FPGA
เรียกดูแคตตาล็อก Core ทรัพย์สินทางปัญญาของพาร์ทเนอร์ Intel® FPGA ใน Intel® Solutions Marketplace
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์ Intel® FPGA
การรับรอง IP Core
Intel มุ่งมั่นที่จะมอบ Core ทรัพย์สินทางปัญญาที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อกำหนดของอินเทอร์เฟซได้อย่างราบรื่น
ติดต่อฝ่ายขาย
ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว