Intel® FPGA IP สําหรับ PCIe
โปรโตคอล PCI Express (PCIe*) เป็นโปรโตคอลแบบอนุกรมประสิทธิภาพสูง ปรับขนาดได้ และมีคุณลักษณะหลากหลาย โดยมีอัตราการถ่ายโอนข้อมูลจาก 2.5 gigatransfers ต่อวินาที (GT/s) ถึง 32 GT/s ขึ้นไป Intel® FPGA Intellectual Property (IP) สำหรับ PCIe ยังคงปรับขยายต่อไปขณะที่การจัดระบบ PCI-SIG ก็มีข้อมูลจำเพาะรุ่นใหม่ออกมาให้ Intel เป็นสมาชิกของ PCI-SIG มาตั้งแต่ปี 1992 และเมื่อมีซิลิคอนเจเนอเรชันใหม่ออกมาแต่ละเจเนอเรชัน Intel ก็ยังคงเข้าร่วมในเวิร์กช็อปเกี่ยวกับการปฏิบัติตามข้อกำหนด PCI-SIG ต่อไปเพื่อให้แน่ใจว่าจะสามารถทำงานร่วมกันได้และสอดคล้องกับมาตรฐานอุตสาหกรรมในปัจจุบัน
Intel® FPGA IP สําหรับ PCIe
โซลูชัน PCIe IP ประกอบด้วยสแต็กโปรโตคอล PCIe ที่มีการต่อวงจรแบบถาวรของ Intel ซึ่งรวมถึงเลเยอร์ Transaction และ Data Link ตลอดจนเลเยอร์ทางกายภาพที่มีการต่อวงจรแบบถาวร โดยอย่างหลังประกอบด้วย Physical Medium Attachment (PMA) และ Physical Coding Sublayer (PCS) PCIe IP Portfolio ของ Intel ยังประกอบด้วยบล็อค Soft IP อื่นๆ เช่น เอนจิน Direct Memory Access (DMA) และ PCIe Switch การผสมผสานที่เป็นเอกลักษณ์ของ IP แบบ Hard และ Soft นี้ให้ประสิทธิภาพและความยืดหยุ่นที่เหนือกว่าสำหรับการผสานรวมที่เหมาะสมที่สุด
Intel จัดให้มีโซลูชัน PCIe IP แบบใช้ฟังก์ชัน Intel FPGA® IP ที่พัฒนาขึ้นตามแผนการพัฒนาโปรโตคอลของ PCI-SIG
- รองรับสูงสุด PCIe 4.0 x8 ด้วย GTS PCIe Hard IP ›
- รองรับสูงสุด PCIe 5.0 x16 ด้วย R-Tile PCIe Hard IP ›
- รองรับสูงสุด PCIe 4.0 x16 &400G Ethernet ด้วย F-Tile PCIe Hard IP ›
- รองรับสูงสุด PCIe 4.0 x16 ด้วย P-Tile PCIe Hard IP ›
- รองรับสูงสุด PCIe 3.0 x16 ด้วย L/H-Tile PCIe Hard IP ›
- รองรับสูงสุด 3x8 ด้วย Hard IP บนอุปกรณ์ Arria® 10 และ Cyclone® 10 ›
Intel ยังจัดให้มี Soft IP เสริม ซึ่งทํางานกับ PCIe Hard IP ข้างต้น เพื่อทํางานฟังก์ชัน PCIe DMA และ Switch
- Agilex™ 7 FPGA – AXI Multichannel DMA IP (อินเทอร์เฟซ AXI-Stream) พร้อมใช้งานเพื่อเสริม R-Tile PCIe Hard IP ›
- Agilex™ 7 และ Stratix® 10 FPGAs – Multichannel DMA IP (อินเทอร์เฟซ AVMM / AVST) พร้อมใช้งานเพื่อเสริม H-Tile (Stratix® 10)/P-Tile/F-Tile/R-Tile PCIe Hard IP ›
- IP สวิตช์ PCIe แบบปรับขนาดได้มีให้เพื่อใช้เสริม P-Tile/F-Tile/R-Tile PCIe Hard IP ›
- สําหรับข้อมูลเพิ่มเติมเกี่ยวกับ Agilex™ 5 FPGA – AXI Multichannel DMA IP (AXI-Stream Interface) ที่พร้อมใช้งานเพื่อใช้เสริม GTS PCIe Hard IP โปรดติดต่อตัวแทนฝ่ายขายในพื้นที่ของคุณ
การรองรับอุปกรณ์และจำนวนบล็อค PCIe IP
ตระกูลอุปกรณ์ |
จํานวนบล็อก PCIe IP |
ความเร็วลิงก์ PCIe 1.0 (2.5 GT/s) |
ความเร็วลิงก์ PCIe 2.0 (5.0 GT/s) |
ความเร็วลิงก์ PCIe 3.0 (8.0 GT/s) |
ความเร็วลิงก์ PCIe 4.0 (16.0 GT/s) |
ความเร็วลิงก์ PCIe 5.0 (32.0 GT/s) |
|---|---|---|---|---|---|---|
Agilex™ 7 |
1-4 ต่ออุปกรณ์ |
✓ |
✓ |
✓ |
✓ |
✓ |
| Agilex™ 5 | 1 - 4 ต่ออุปกรณ์ | ✓ | ✓ | ✓ | ✓ | |
Stratix® 10 |
1-4 ต่ออุปกรณ์ |
✓ |
✓ |
✓ |
✓ |
|
10 |
1-4 ต่ออุปกรณ์ |
✓ |
✓ |
✓ |
|
|
Cyclone® 10 |
1 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® 10 GX |
1 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Arria® V |
1-2 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® V GT |
2 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® V GX |
1-2 ต่ออุปกรณ์ |
✓ |
|
|
|
|
Stratix® IV |
2-4 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Cyclone® IV GX |
1 ต่ออุปกรณ์ |
✓ |
|
|
|
|
Arria® II GZ |
1 ต่ออุปกรณ์ |
✓ |
✓ |
|
|
|
Arria® II GX |
1 ต่ออุปกรณ์ |
✓ |
|
|
|
|
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®
ติดต่อฝ่ายขาย
ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว