JESD204 FPGA IP

คณะกรรมการ JEDEC ได้สร้างมาตรฐานอินเทอร์เฟซแบบอนุกรมตัวแปลงข้อมูล JESD204 เพื่อทําการกําหนดมาตรฐานและลดจํานวนอินพุต/เอาต์พุตข้อมูลระหว่างตัวแปลงข้อมูลความเร็วสูงและอุปกรณ์อื่นๆ เช่น FPGAs โปรโตคอลมีข้อได้เปรียบมากมาย เช่น เลย์เอาต์ที่เรียบง่าย การจัดการการเอียง และความหน่วงแฝงที่กําหนดได้

ประสิทธิภาพสูงและการผสานรวมที่ง่ายดาย

Altera JESD204 IP ทําให้การผสานรวมตัวแปลงข้อมูลความเร็วสูงกับระบบประมวลผลดิจิทัลทําได้ง่ายขึ้น IP Core นี้รองรับอัตราข้อมูลสูงถึง 32.44 Gbps และจัดการเลเยอร์ Physical, Data Link และ Transport พร้อมกับทําให้การกําหนดค่า การซิงโครไนซ์นาฬิกา และการส่งข้อมูลง่ายขึ้น

IP Core ได้รับการตรวจสอบยืนยันล่วงหน้าและตรงตามข้อกําหนดของ JEDEC ซึ่งมีความสําคัญอย่างยิ่งต่อการทําให้มั่นใจได้ถึงความสามารถในการทํางานร่วมกันและความน่าเชื่อถือของแอปพลิเคชันข้อมูลความเร็วสูง IP Core ประกอบด้วยตัวอย่างการออกแบบที่ลดความซับซ้อนของการผสานรวม และช่วยให้สามารถลดเวลาในการพัฒนาที่ใช้งานง่ายสําหรับนักออกแบบ

โปรโตคอล IP ฟีเจอร์ FPGA Agilex ™ 7 (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)

 Agilex™ 5 FPGA E-ซีรีส์ (GTS) Device Group B กลุ่มอุปกรณ์ Agilex™ 5 FPGA E-ซีรีส์ (GTS) A Agilex™ 5 FPGA D-ซีรีส์ (GTS) FPGA Agilex™3
JESD204C อัตราข้อมูลสูงสุด 28.9 Gbps 32.44032 Gbps 17.16 Gbps 28.1 Gbps
เลน 1-16x 1-8x
โหมดข้อมูล

Simplex (TX-เท่านั้น, RX-เท่านั้น)

Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน)

Simplex (TX-เท่านั้น, RX-เท่านั้น)

Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน)

Dual Simplex (TX/RX – PHY อิสระ, อัตราข้อมูลที่แตกต่างกัน)
JESD204B อัตราข้อมูลสูงสุด 19.2 Gbps 20 Gbps 17.1 Gbps 20 Gbps 20 Gbps 12.5 Gbps
เลน 1-8x 1-8x 1-4x
โหมดข้อมูล

Simplex (TX-เท่านั้น, RX-เท่านั้น)

Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน)

Simplex (TX-เท่านั้น, RX-เท่านั้น)

Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน)

Dual Simplex (TX/RX – PHY อิสระ, อัตราข้อมูลที่แตกต่างกัน)
หมายเหตุ: สําหรับข้อมูล IP โดยละเอียด โปรดดูคู่มือผู้ใช้ IP ที่เกี่ยวข้อง ในส่วนเอกสาร
ดูทั้งหมด แสดงน้อยลง
โปรโตคอล IP FPGA Agilex ™ 7 (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)
JESD204C AN 960: รายงานการทํางานร่วมกันด้วย ADI AD9081 MxFE* ADC AN 876: รายงานการทํางานร่วมกันกับ ADI AD9081 Mx FE* ADC

AN 976: รายงานการทํางานร่วมกันกับ ADI AD9081 MxFE* DAC
ดูทั้งหมด แสดงน้อยลง
โปรโตคอล IP FPGA Agilex ™ 7 (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)

 FPGA Agilex™ 5 (GTS)
JESD204C ผู้ใช้ E-Tile JESD204C FPGA IP คู่มือผู้ใช้ F-Tile JESD204C FPGA IP คู่มือผู้ใช้ GTS JESD204C FPGA IP Core
คู่มือผู้ใช้ตัวอย่างการออกแบบE-Tile JESD204C Agilex คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile JESD204C FPGA IP คู่มือผู้ใช้ตัวอย่างการออกแบบ GTS JESD204C FPGA IP
เอกสารเผยแพร่ E-Tile JESD204C FPGA IP เอกสารเผยแพร่ F-Tile JESD204C FPGA IP เอกสารเผยแพร่ GT S JESD204C FPGA IP
JESD204B คู่มือผู้ใช้ E-Tile JESD204B FPGA IP คู่มือผู้ใช้ F-Tile JESD204B FPGA IP คู่มือผู้ใช้ GTS JESD204B FPGA IP
คู่มือผู้ใช้ตัวอย่างการออกแบบ E-Tile JESD204B Agilex 7 คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile JESD204B FPGA IP คู่มือผู้ใช้ตัวอย่างการออกแบบ GTS JESD204B FPGA IP
เอกสารเผยแพร่ E-Tile JESD204B FPGA IP เอกสารเผยแพร่ F-Tile JESD204B FPGA IP เอกสารเผยแพร่ GTS JESD204B FPGA IP
ดูทั้งหมด แสดงน้อยลง

ลิงก์ที่เกี่ยวข้อง

รหัสสั่งซื้อและราคา

หลังจากที่คุณซื้อสิทธิ์การใช้งานสําหรับ JESD204 FPGA IP Suite แล้ว คุณสามารถรับและจัดการสิทธิ์การใช้งานผ่าน ศูนย์สิทธิ์การใช้งานแบบบริการตนเอง

สําหรับข้อมูลเพิ่มเติม โปรดไปที่ ศูนย์สนับสนุนสิทธิ์การใช้งาน

IP รหัสการสั่งซื้อ หลัก การต่ออายุ
ชุด IP FPGA JESD204
 หลัก: IPS-JESD204
ต่ออายุ: IPSR-JESD204

ดิจิคีย์

Mouser

ลูกศร

ดิจิคีย์

Mouser
หมายเหตุ: การซื้อและต่ออายุ JESD204 FPGA IP Suite จะรวมถึงสิทธิ์การใช้งาน IP ดังต่อไปนี้: IP-JESD204C, IP-JESD204C-FTILE, IP-JESD204B, IP-JESD204B-FTILE
ดูทั้งหมด แสดงน้อยลง

แหล่งข้อมูลเพิ่มเติม

ค้นหา IP Core

ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ

การสนับสนุนด้านเทคนิค

สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน

การประเมินและการซื้อ IP Core

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®

IP Base Suite

ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro

ตัวอย่างการออกแบบ

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®

ติดต่อฝ่ายขาย

ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว

แสดงเพิ่ม แสดงน้อยลง
เปรียบเทียบผลิตภัณฑ์