JESD204 FPGA IP
คณะกรรมการ JEDEC ได้สร้างมาตรฐานอินเทอร์เฟซแบบอนุกรมตัวแปลงข้อมูล JESD204 เพื่อทําการกําหนดมาตรฐานและลดจํานวนอินพุต/เอาต์พุตข้อมูลระหว่างตัวแปลงข้อมูลความเร็วสูงและอุปกรณ์อื่นๆ เช่น FPGAs โปรโตคอลมีข้อได้เปรียบมากมาย เช่น เลย์เอาต์ที่เรียบง่าย การจัดการการเอียง และความหน่วงแฝงที่กําหนดได้
ผ่านการตรวจสอบล่วงหน้าและตรงตามข้อกําหนด JEDEC
Altera นําเสนอ JESD204C และ IP JESD204B ที่ผ่านการตรวจสอบล่วงหน้า ซึ่งช่วยประหยัดเวลาในการพัฒนาที่สําคัญเมื่อเทียบกับการพัฒนา IP ตั้งแต่เริ่มต้น
IP Core เป็นไปตามข้อกําหนดของ JEDEC ซึ่งเป็นสิ่งสําคัญในการตรวจสอบความสามารถในการทํางานร่วมกันและความน่าเชื่อถือของแอพพลิเคชั่นข้อมูลความเร็วสูง
โปรโตคอล IP | คุณสมบัติ | FPGA Agilex ™ 7 (E-Tile) | FPGA Agilex ™ 7 (F-Tile) FPGA Agilex™ 9 (F-Tile) |
Agilex™ 5 FPGA E-ซีรีส์ (GTS) Device Group B | กลุ่มอุปกรณ์ Agilex™ 5 FPGA E-ซีรีส์ (GTS) A | Agilex™ 5 FPGA D-ซีรีส์ (GTS) |
---|---|---|---|---|---|---|
JESD204C | อัตราการถ่ายโอนข้อมูล | 28.9 Gbps | 32.44032 Gbps | 17.16 Gbps | 28.1 Gbps | |
เลน | 1-16x | 1-8x | ||||
HIP/SIP | Hard IP (HIP) | Soft IP (SIP) | ||||
โหมดข้อมูล | Simplex (TX-เท่านั้น, RX-เท่านั้น) Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน) |
Simplex (TX-เท่านั้น, RX-เท่านั้น) Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน) Dual Simplex (TX/RX – PHY อิสระ, อัตราข้อมูลที่แตกต่างกัน) |
||||
JESD204B | อัตราการถ่ายโอนข้อมูล | 19.2 Gbps | 20 Gbps | 17.16 Gbps | 19.2 Gbps | 19.2 Gbps |
เลน | 1-8x | 1-8x | ||||
HIP/SIP | MAC+PHY - Hard IP (HIP) TL- Soft IP (SIP) |
Soft IP (SIP) | ||||
โหมดข้อมูล | Simplex (TX-เท่านั้น, RX-เท่านั้น) Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน) |
Simplex (TX-เท่านั้น, RX-เท่านั้น) Duplex (TX/RX- Shared PHY, อัตราข้อมูลเดียวกัน) Dual Simplex (TX/RX – PHY อิสระ, อัตราข้อมูลที่แตกต่างกัน) |
||||
หมายเหตุ: สําหรับข้อมูล IP โดยละเอียด โปรดดูคู่มือผู้ใช้ IP ที่เกี่ยวข้อง ในส่วนเอกสาร |
โปรโตคอล IP | FPGA Agilex ™ 7 (E-Tile) | FPGA Agilex ™ 7 (F-Tile) FPGA Agilex™ 9 (F-Tile) |
---|---|---|
JESD204C | AN 960: รายงานการทํางานร่วมกันด้วย ADI AD9081 MxFE* ADC | AN 876: รายงานการทํางานร่วมกันกับ ADI AD9081 Mx FE* ADC |
AN 976: รายงานการทํางานร่วมกันกับ ADI AD9081 MxFE* DAC
|
ลิงก์ที่เกี่ยวข้อง
- การสื่อสารไร้สาย
- การควบคุมการจราจรทางอากาศ
- ถ่ายทอด
- อุปกรณ์ทดสอบและวัด
- การสร้างภาพทางการแพทย์
- การซิงโครไนซ์อุปกรณ์
รหัสสั่งซื้อและราคา
หลังจากที่คุณซื้อสิทธิ์การใช้งานสําหรับ JESD204 FPGA IP Suite แล้ว คุณสามารถรับและจัดการสิทธิ์การใช้งานผ่าน ศูนย์สิทธิ์การใช้งานแบบบริการตนเอง
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®
ติดต่อฝ่ายขาย
ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว