IP เอฟพีจีเอ Intel® Interlaken

IP เอฟพีจีเอ Intel® Interlaken Core เป็นไปตามมาตรฐาน Interlaken Protocol Definition v1.2 และอนุญาตให้นักพัฒนาสามารถได้รับอัตราความเร็วแบนด์วิดธ์สูงในระบบของตนได้ ชุดส่วนประกอบ IP สำเร็จรูปพร้อมใช้นี้จะลดระยะการออกแบบเพื่อสามารถออกตัวสู่สตลาดที่เร็วขึ้น

อ่านคู่มือผู้ใช้ Interlaken (เจนเนอเรชั่น 2) Intel® FPGA IP ›

อ่านคู่มือผู้ใช้ 50G Interlaken MegaCore Function ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ 50G Interlaken ›

อ่านคู่มือผู้ใช้ 100G Interlaken MegaCore Function ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ 100G Interlaken ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken IP Core (เจนเนอเรชัน 2) ›

อ่านคู่มือผู้ใช้ F-Tile IP เอฟพีจีเอ Intel® Interlaken ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile IP เอฟพีจีเอ Intel® Interlaken ›

IP เอฟพีจีเอ Intel® Interlaken

Interlaken คือการเชื่อมต่อโปรโตคอลสำหรับอินเตอร์เฟซ channelized chip-to-chip ความเร็วสูงในแอปพลิเคชันเครือข่าย โดยเป็นการเพิ่มประสิทธิภาพสำหรับการโอนถ่ายของแพ็คเก็ต chip-to-chip แบนด์วิธสูงที่อัตราจาก 10 Gbps ไปยัง 300 Gbps และมากกว่า 

IP เอฟพีจีเอ Intel® Interlaken Core เหมาะสำหรับ:

  • เราเตอร์และสวิตช์มัลติเทระบิดสำหรับการเข้าถึง
  • Carrier Ethernet และแอปพลิเคชันศูนย์ข้อมูลที่ให้การกำหนดค่า ณP เพื่อเพิ่มประสิทธิภาพโปรไฟล์การสื่อสาร
  • แพลตฟอร์มที่ปรับขนาดได้เพื่อเจนเนอเรชันต่อไป

คุณสมบัติ

Intel เป็นส่วนหนึ่งของ Interlaken Alliance ตั้งแต่การก่อตั้งในปี 2007 และดำเนินการสร้างสรรค์นวัตกรรมคุณลักษณะโปรโตคอลใหม่ เพื่อให้โซลูชัน IP Interlaken ที่แข็งแกร่ง และง่ายต่อการปรับใช้แก่ลูกค้า ตอนนี้ Intel ให้ IP Interlaken ถึง 300G

การเปิดตัวเอฟพีจีเอ Intel® Arria® 10 และเอฟพีจีเอ SoC รุ่นใหม่ของ Intel ทำให้กลุ่มผลิตภัณฑ์ Intel® FPGA Interlaken IP บรรลุหลักไมล์การพัฒนาครั้งสำคัญ กล่าวคือ Soft IP เจนเนอเรชั่น 3 (รวมถึง Media Access Control (MAC)) และ Hardened IP เจนเนอเรชั่น 2 (รวมถึง Physical Coding Sublayer (PCS) / Physical Medium Attachment (PMA)) คอร์นี้ที่ได้รับการปรับปรุงและผ่านการทดลองการใช้งานอันหนักหน่วงนั้น ยังคงสามารถดำเนินการทำงานที่แข็งแกร่ง และพัฒนาเพื่อระบบที่มีความฉลาด และทันสมัยกว่า

  • รายการอัตราการโอนข้อมูลถึง 25.78125 Gbps (NRZ) หรือ 56 Gbps (PAM4)
  • การกำหนดค่าแบบหลายเลนสูงสุด 24 เลน
  • การรงอรับโหมดแพ็คเก็ต Interleave
  • การจัดตารางเวลาที่ปรับปรุงใหม่
  • ตัวเลือกอินเตอร์เฟซผู้ใช้ การจัดการ Multi-segment หรือ Start-of-Packet (SOP)
  • การติดตั้ง I/O controllable burst (Min, Max, Short) 
  • ขนาดเฟรม meta ที่ตั้งโปรแกรมได้
  • ช่องลอจิกสูงถึง 256
  • การเข้าถึงฟิลด์แบบ Multiple-use
  • การควบคุมการไหล In-band และ Out-of-band (ตัวเลือกหน้าปฏิทิน)
  • ความสามารถในการตรวจจับข้อผิดพลาด และการตัดการข้อผิดพลาดขั้นสูง
  • Retransmission
  • IP Core แบบครบวงจร (เลเยอร์ MAC, PCS และ PMA)
  • การตั้งค่าเฉพาะล่วงหน้าและการรักษาสมดุลที่ปรับแต่งได้
  • มีการส่งมอบ Custom IP เพื่อเพิ่มประสิทธิภาพสำหรับความต้องการเกี่ยวกับแอปพลิเคชันต่างๆ
  • รองรับโหมด ILA

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2012

รองรับซอฟต์แวร์ Intel Quartus Prime เวอร์ชันแรก

16.1

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

    ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือ Netlist หลังการสังเคราะห์)

    โมเดลการจำลองสำหรับ ModelSim*- Intel FPGA Edition

    ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์

    เอกสารที่มีการควบคุมการแก้ไข

มี สำหรับทั้งหมด

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

Testbench และตัวอย่างการออกแบบ

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

ไม่มี

IP ถูกเปิดใช้งานสำหรับการรองรับโหมดการประเมินผล IP เอฟพีจีเอ Intel

มี

ภาษาต้นทาง

Verilog

ภาษา Testbench

Verilog

มีไดรเวอร์ซอฟต์แวร์ให้

ไม่มี

การสนับสนุนไดรเวอร์ระบบปฏิบัติการ (OS)

ไม่ระบุ

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

Avalon ST-like

ข้อมูลเมตา IP-XACT

ไม่มี

การตรวจรับรอง

รองรับการจำลอง

NCSim, ModelSim*, VCS/VCSMX, Xcelium

ตรวจสอบฮาร์ดแวร์แล้ว

ชุดพัฒนาเอฟพีจีเอ Intel Arria 10 Transceiver Signal Integrity,

ชุดพัฒนาเอฟพีจีเอ Intel Stratix 10 Signal Integrity

ชุดพัฒนา Intel Agilex F-series Transceiver SoC

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

ไม่ระบุ

หากมี มีการทดสอบใดบ้าง

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์เอฟพีจีเอ Intel ใดบ้าง

ไม่ระบุ

หากมี ระบุวันที่ที่ดำเนินการ

ไม่ระบุ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

ไม่มี

ความสามารถในการใช้งานร่วมกัน

IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน

ไม่มี

หากมี มีอยู่บนอุปกรณ์เอฟพีจีเอ Intel ใดบ้าง

 

มีรายงานการทำงานร่วมกัน

ไม่มี