IP เอฟพีจีเอ Intel® Interlaken

IP เอฟพีจีเอ Intel® Interlaken Core เป็นไปตามมาตรฐาน Interlaken Protocol Definition v1.2 และอนุญาตให้นักพัฒนาสามารถได้รับอัตราความเร็วแบนด์วิดธ์สูงในระบบของตนได้ ชุดส่วนประกอบ IP สำเร็จรูปพร้อมใช้นี้จะลดระยะการออกแบบเพื่อสามารถออกตัวสู่สตลาดที่เร็วขึ้น

อ่านคู่มือผู้ใช้ Interlaken (เจนเนอเรชั่น 2) Intel® FPGA IP ›

อ่านคู่มือผู้ใช้ฟังก์ชัน MegaCore Interlaken 50G ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken 50G ›

อ่านคู่มือผู้ใช้ฟังก์ชัน MegaCore Interlaken 100G ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken 100G ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบคอร์ IP Interlaken (เจนเนอเรชันที่ 2) ›

อ่านคู่มือผู้ใช้ F-Tile Interlaken Intel® FPGA IP ›

อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile Interlaken Intel® FPGA IP ›

IP เอฟพีจีเอ Intel® Interlaken

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2012

รองรับซอฟต์แวร์ Intel Quartus Prime เวอร์ชันแรก

16.1

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

    ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือ Netlist หลังการสังเคราะห์)

    โมเดลการจำลองสำหรับ ModelSim*- Intel FPGA Edition

    ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์

    เอกสารที่มีการควบคุมการแก้ไข

มี สำหรับทั้งหมด

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

Testbench และตัวอย่างการออกแบบ

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

N

IP ถูกเปิดใช้งานสำหรับการรองรับโหมดการประเมินผล IP เอฟพีจีเอ Intel

Y

ภาษาต้นทาง

Verilog

ภาษา Testbench

Verilog

มีไดรเวอร์ซอฟต์แวร์ให้

N

การสนับสนุนไดรเวอร์ระบบปฏิบัติการ (OS)

ไม่ระบุ

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

Avalon ST-like

ข้อมูลเมตา IP-XACT

N

การตรวจรับรอง

รองรับการจำลอง

NCSim, ModelSim*, VCS/VCSMX, Xcelium

ตรวจสอบฮาร์ดแวร์แล้ว

ชุดพัฒนาเอฟพีจีเอ Intel Arria 10 Transceiver Signal Integrity,

ชุดพัฒนาเอฟพีจีเอ Intel Stratix 10 Signal Integrity

ชุดพัฒนา Intel Agilex F-series Transceiver SoC

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

ไม่ระบุ

หากมี มีการทดสอบใดบ้าง

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

ไม่ระบุ

หากมี ระบุวันที่ที่ดำเนินการ

ไม่ระบุ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

N

ความสามารถในการใช้งานร่วมกัน

IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน

N

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

มีรายงานการทำงานร่วมกัน

N