Interlaken Intel® FPGA IP
Interlaken Intel® FPGA IP Core เป็นไปตามมาตรฐาน Interlaken Protocol Definition v1.2 และอนุญาตให้นักพัฒนาสามารถได้รับอัตราความเร็วแบนด์วิดธ์สูงในระบบของตนได้ ชุดส่วนประกอบ IP สำเร็จรูปพร้อมใช้นี้จะลดระยะการออกแบบเพื่อสามารถออกตัวสู่สตลาดที่เร็วขึ้น
อ่านคู่มือผู้ใช้ Interlaken (เจนเนอเรชั่น 2) Intel® FPGA IP ›
อ่านคู่มือผู้ใช้ 50G Interlaken MegaCore Function ›
อ่านคู่มือผู้ใช้ 100G Interlaken MegaCore Function ›
Interlaken Intel® FPGA IP
Interlaken คือการเชื่อมต่อโปรโตคอลสำหรับอินเตอร์เฟซ Channelized Chip-to-chip ความเร็วสูงในแอปพลิเคชันเครือข่าย โดยเป็นการเพิ่มประสิทธิภาพสำหรับการโอนถ่ายแพ็กเก็ตระหว่างชิปที่มีแบนด์วิธสูงที่อัตราจาก 10 Gbps ไปเป็น 600 Gbps และมากกว่า
Interlaken Intel® FPGA IP Core เหมาะสำหรับ:
- เราเตอร์และสวิตช์มัลติเทระบิดสำหรับการเข้าถึง
- Carrier Ethernet และแอปพลิเคชันศูนย์ข้อมูลที่ให้การกำหนดค่า IP เพื่อเพิ่มประสิทธิภาพโปรไฟล์การสื่อสาร
- แพลตฟอร์มที่ปรับขนาดได้เพื่อเจนเนอเรชันต่อไป
คุณสมบัติ
Intel เป็นส่วนหนึ่งของ Interlaken Alliance ตั้งแต่การก่อตั้งในปี 2007 และดำเนินการสร้างสรรค์นวัตกรรมคุณลักษณะโปรโตคอลใหม่ เพื่อให้โซลูชัน IP Interlaken ที่แข็งแกร่ง และง่ายต่อการปรับใช้แก่ลูกค้า ตอนนี้ Intel มี IP Interlaken สูงสุด 600G
Intel® FPGA Interlaken IP Portfolio บรรลุหลักไมล์การพัฒนาสำคัญ ดังนี้: Soft IP เจนเนอเรชั่นสาม (รวมถึง Media Access Control (MAC)) และ Hard IP เจนเนอเรชั่นสอง (รวมถึง Physical Coding Sublayer (PCS) / Physical Medium Attachment (PMA)) คอร์นี้ที่ได้รับการปรับปรุงและผ่านการทดลองการใช้งานอันหนักหน่วงนั้น ยังคงสามารถดำเนินการทำงานที่แข็งแกร่ง และพัฒนาเพื่อระบบที่มีความฉลาด และทันสมัยกว่า
- รายการอัตราการโอนข้อมูลสูงสุด 25.78125 Gbps (NRZ) หรือ 56 Gbps (PAM4)
- การกำหนดค่าแบบหลายเลนสูงสุด 24 เลน
- การรองรับโหมดแพ็กเก็ต Interleave
- การจัดตารางเวลาที่ปรับปรุงใหม่
- ตัวเลือกอินเตอร์เฟซผู้ใช้ การจัดการ Multi-segment หรือ Start-of-Packet (SOP)
- การติดตั้ง I/O controllable burst (Min, Max, Short)
- ขนาดเฟรม meta ที่ตั้งโปรแกรมได้
- ช่องลอจิกสูงสุด 256 ช่อง
- การเข้าถึงฟิลด์แบบ Multiple-use
- การควบคุมการไหล In-band และ Out-of-band (ตัวเลือกหน้าปฏิทิน)
- ความสามารถในการตรวจจับข้อผิดพลาด และการตัดการข้อผิดพลาดขั้นสูง
- Retransmission
- IP แบบครบวงจร (เลเยอร์ MAC, PCS และ PMA)
- การตั้งค่าเฉพาะล่วงหน้าและการรักษาสมดุลที่ปรับแต่งได้
- มีการส่งมอบ Custom IP เพื่อเพิ่มประสิทธิภาพสำหรับความต้องการเกี่ยวกับแอปพลิเคชันต่างๆ
- รองรับโหมด ILA
สถานะ IP
|
|
|---|---|
สถานะการสั่งซื้อ |
การผลิต |
| รหัสการสั่งซื้อ | |
20G ถึง <100G |
IP-ILKN/50G |
100G ถึง <200G |
IP-ILKN/100G |
200G ถึง <400G |
IP-ILKN/200G |
ลิงก์ที่เกี่ยวข้อง
เอกสาร
- คู่มือผู้ใช้ Interlaken (เจนเนอเรชันที่ 2) Intel® FPGA IP
- คู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken (เจนเนอเรชั่น 2) เอฟพีจีเอ Stratix® 10 IP
- คู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken (เจนเนอเรชั่น 2) เอฟพีจีเอ Agilex™ 7 IP
- คู่มือผู้ใช้ฟังก์ชัน MegaCore Interlaken 50G
- คู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken 50G
- คู่มือผู้ใช้ฟังก์ชัน MegaCore Interlaken 100G
- คู่มือผู้ใช้ตัวอย่างการออกแบบ Interlaken 100G
- คู่มือผู้ใช้ F-Tile Interlaken Intel® FPGA IP
- คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile Interlaken Intel® FPGA IP
- คู่มือผู้ใช้ GTS Interlaken Intel® FPGA IP
- คู่มือผู้ใช้ตัวอย่างการออกแบบ GTS Interlaken Intel® FPGA IP
- บันทึกย่อประจำรุ่น Intel® FPGA IP
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®
ติดต่อฝ่ายขาย
ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว