Intel® FPGA IP สำหรับ 50G Ethernet
คอร์ IP เอฟพีจีเอ Intel® Ethernet 50G ปรับใช้ข้อมูลจำเพาะอีเธอร์เน็ต 25G และ 50G Draft 1.4 ของ Ethernet 25 กิกะไบต์ และมาตรฐาน IEEE 802.3by Ethernet draft 25Gb คอร์ IP ประกอบด้วยตัวเลือกที่รงอรับการส่งทิศทางเดียวตามที่นิยามในย่อหน้าที่ 66 ของมาตรฐานอีเธอร์เน็ต IEEE 802.3-2012 อินเตอร์เฟซ MAC ฝั่งลูกค้าสำหรับคอร์ IP อีเธอร์เน็ต 50 Gbps คืออินเตอร์เฟซ Avalon® streaming (Avalon-ST) 128 บิต ซึ่งรองรับกับ 2 ตัวรับส่งสัญญาณ 25.78125 Gbps
อ่านคู่มือผู้ใช้คอร์ IP ethernet 50 gbps ›
อ่านคู่มือผู้ใช้ Intel® FPGA IP อีเทอร์เน็ต 50G การหน่วงเวลาต่ํา ›
อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Intel® FPGA IP Ethernet 50G การหน่วงเวลาต่ํา ›
อ่านคู่มือผู้ใช้ F-Tile Ethernet 50G Ethernet Intel® FPGA IP ความหน่วงต่ํา ›
อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ Intel® FPGA IP อีเทอร์เน็ต 50G ความหน่วงต่ํา F-Tile ›
