ซอฟต์แวร์ Intel® Quartus® Prime

สภาพแวดล้อมการออกแบบประสิทธิภาพสูงที่ใช้งานง่าย

การเริ่มต้นใช้งานอย่างรวดเร็วสำหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

คู่มือผู้ใช้ Intel® Quartus® Prime Pro Edition: การเริ่มต้นใช้งาน

ดาวน์โหลดโบรชัวร์ซอฟต์แวร์ Intel® Quartus® Prime

ซอฟต์แวร์ Intel® Quartus® Prime

การรองรับอุปกรณ์ Intel® Agilex™

ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.4 รองรับตระกูลอุปกรณ์ Intel® Agilex™ อุปกรณ์เอฟพีจีเอ Intel® Agilex™ ใช้ประโยชน์จากเทคโนโลยี 3D system-in-package (SiP) ที่ต่างกันเพื่อผสานรวมแฟบริค FPGA แรกของ Intel ที่สร้างขึ้นบนเทคโนโลยี SuperFin 10 นาโนเมตร การใช้ประโยชน์จากเทคโนโลยีกระบวนการขั้นสูงนี้และสถาปัตยกรรมเอฟพีจีเอ Intel® Hyperflex™ เจนเนอเรชั่น 2 ช่วยให้ FPGA เหล่านี้มอบประสิทธิภาพแฟบริคที่ดีขึ้น ~2 เท่าต่อวัตต์1 เมื่อเทียบกับพอร์ตโฟลิโอ FPGA ขนาด 7 นาโนเมตรของคู่แข่งเรา สำหรับแอปพลิเคชันที่ต้องใช้โปรเซสเซอร์ฝังตัวเอฟพีจีเอ SoC Intel® Agilex™ นำเสนอโปรเซสเซอร์ Quad-core Arm* Cortex-A53 ในตัว

การรับรู้บอร์ด

ด้วยการเปิดตัว Quartus® เวอร์ชัน 22.4 Intel ได้เปิดตัวคุณสมบัติการรับรู้บอร์ดในเครื่องมือตัวออกแบบแพลตฟอร์ม เมื่อใช้ขั้นตอนการทำงานนี้ นักออกแบบจะสามารถเลือกบอร์ดที่ผู้ใช้กำหนดไว้จากภายใน Quartus ซึ่งจะรวมถึงรายละเอียดต่างๆ เช่น ตระกูลของอุปกรณ์และชิ้นส่วนของอุปกรณ์, การตั้งค่า IP ล่วงหน้า และการกำหนดค่าพิน ไฟล์ของบอร์ดเหล่านี้ยังสามารถทำการเลือกในตัวออกแบบแพลตฟอร์มได้อีกด้วย การใช้การรับรู้บอร์ดช่วยให้มั่นใจได้ว่าการกำหนดค่าต่างๆ สำหรับนักออกแบบสามารถนำไปมาใช้ใหม่ได้แทนที่จะเริ่มต้นใหม่ทุกๆ ครั้ง และไม่ได้เพียงแค่ช่วยให้กระบวนการออกแบบรวดเร็วขึ้นเท่านั้น แต่ยังลดข้อผิดพลาดต่างๆ ในการกำหนดค่าบอร์ด, IP และพินลงได้อีกด้วย

วิดีโอข้อมูลเบื้องต้นเกี่ยวกับการรับรู้บอร์ด

ขั้นตอนการเขียนไฟล์ของบอร์ด

และยังมีขั้นตอนการเขียนบอร์ดสำหรับการสร้างไฟล์ของบอร์ดที่ใช้งานได้กับซอฟต์แวร์ Intel Quartus Prime Pro เวอร์ชัน 22.4 คุณสมบัติการรับรู้บอร์ดให้โซลูชันสำหรับการกำหนดค่าฟังก์ชันการทำงานและการตั้งค่าล่วงหน้าของบอร์ดทั้งหมด รวมไปถึงรายละเอียดต่างๆ เช่น ตระกูลผลิตภัณฑ์และชิ้นส่วนอุปกรณ์ ซึ่งทั้งหมดนี้รวมอยู่ในที่เดียวกัน ในขั้นตอนการเขียนบอร์ดนี้ ผู้ใช้จะสามารถสร้างไฟล์ของบอร์ดใหม่และการตั้งค่า IP ล่วงหน้าที่ใช้กับบอร์ดเป้าหมาย การตั้งค่าล่วงหน้าเหล่านี้ประกอบด้วยการกำหนดพิน, มาตรฐาน I/O, การตั้งค่า IP และอีกมากมาย อีกทั้งการตั้งค่าล่วงหน้าเหล่านี้จะได้รับการส่งออกโดยอัตโนมัติพร้อมกับอินเทอร์เฟซที่ระบุ

ขั้นตอนการเขียนบอร์ดช่วยให้คุณสามารถส่งออกการตั้งค่าล่วงหน้าให้กับบอร์ดที่มีอยู่ ซึ่งจะนำไปใช้ในตัวออกแบบแพลตฟอร์ม

วิดีโอการรับรู้บอร์ด: ขั้นตอนการเขียนบอร์ด ›

การค้นหาตัวอย่างการออกแบบ

ตัวอย่างการออกแบบเป็นส่วนสำคัญสำหรับการพัฒนา PFGA ในขั้นต้น เมื่อใช้ซอฟต์แวร์ Intel Quartus® Prime Pro เวอร์ชัน 22.4 การค้นหาตัวอย่างการออกแบบก็กลายเป็นเรื่องที่ง่ายขึ้นผ่านการค้นหาตัวอย่างการออกแบบ ขั้นตอนการทำงานใหม่นี้ช่วยให้คุณค้นหาตัวอย่างการออกแบบจากที่เก็บจำนวนมากได้ รวมไปถึงตัวอย่างการออกแบบออนไลน์จาก Intel Design Store, ตัวอน่างการออกแบบที่ติดตั้งไว้ล่วงหน้าที่มาพร้อมกับ Quartus และตัวอย่างการออกแบบที่ผู้ใช้ดาวน์โหลดไว้ ซึ่งมีการบันทึกไว้ก่อนหน้า การค้นหาตัวอย่างการออกแบบเป็นส่วนหนึ่งของหน้าจอเริ่มต้นระบบของ Quartus ใน Open Example Project จากตรงนี้ ผู้ใช้สามารถเลือกดูและกรองรายการตัวอย่างการออกแบบ รวมไปถึงดูตัวอย่างรายละเอียดของตัวอย่างการออกแบบที่เลือก

เมื่อเลือกตัวอย่างการออกแบบ จะมีการดาวน์โหลดและดึงออกมาโดยอัตโนมัติ เพื่อให้พร้อมสำหรับการใช้เป็นจุดเริ่มต้นสำหรับการออกแบบใหม่

วิดีโอข้อมูลเบื้องต้นเกี่ยวกับการค้นหาตัวอย่างการออกแบบ ›

ข้อจำกัดการกำหนดเวลาใน RTL, การวิเคราะห์การกำหนดเวลาล่วงหน้า และโครงสร้างพื้นฐาน Netlist ของการออกแบบ (เบต้า)

Design Netlist Infrastructure

โครงการ Design Netlist Infrastructure (DNI) นำเสนอซอฟต์แวร์ Intel Quartus Prime Pro ที่มีฐานข้อมูลแบบรวมซึ่งมีโมเดลข้อมูลที่เป็นที่เข้าใจอย่างดีและใช้งานง่าย อินเทอร์เฟซของแอปพลิเคชันที่แยกจากชั้นฐานข้อมูลออกทั้งหมด และสุดท้ายคืออินเทอร์เฟซการเขียนสคริปต์ที่ครอบคลุมและสม่ำเสมอสำหรับฐานข้อมูลนี้ RTL Analyzer คือแอปพลิเคชันแรกที่สร้างบนโครงสร้างพื้นฐาน Design Netlist

การวิเคราะห์การกำหนดเวลาเบื้องต้นและ SDC on RTL

  • กำหนด Netlist ของการออกแบบสำหรับข้อจำกัดการกำหนดเวลา
  • วิธีการแบบเขียนครั้งเดียวแล้วใช้ได้ทุกที่
  • อนุญาตข้อจำกัดของพินเชิงลำดับชั้น
  • จำกัดพินได้ โดยไม่ต้องมีความรู้เกี่ยวกับต้นกำเนิดของสัญญาณ
  • ทำงานร่วมกับข้อจำกัด SDC ของ Fitter และการสังเคราะห์ในปัจจุบันได้อย่างลื่นไหล
  • มีการกำหนดเวลาคงที่ที่เกิดจากการสังเคราะห์และมุมมองเบื้องต้นของการการกำหนดเวลาหลักและการตรวจสอบข้อจำกัด
  • เปิดใช้งานผ่านโครงสร้างพื้นฐาน DNI

RTL Analyzer

  • โปรแกรมดู WYSIWYG netlist
  • โหลดการออกแบบเร็วขึ้น
  • จำนวนการปรับประสิทธิภาพ
    • เห็นภาพลอจิคที่ปรับให้เหมาะสม
    • สามารถจัดการบันทึกได้มากกว่า 10 ล้านรายการ
    • การกรองอย่างรวดเร็วเพื่อมุ่งเน้นไปที่ลำดับชั้นที่ตรวจสอบ
  • การตรวจสอบข้ามแบบรวมในมุมมองการออกแบบที่แตกต่างกัน
  • Connectivity Tracer ให้ผู้ใช้สำรวจการเชื่อมต่อแบบลอจิคัลในการออกแบบ
  • Object Set Console ที่จะแสดงโหนดที่เลือก ไฮไลต์ หรือให้สีไว้ในปัจจุบันทั้งหมดในตัวแสดงแผนผัง

แสดงเพิ่มขึ้น แสดงน้อยลง

รายงานใหม่

ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ยังคงขยายชุดรายงานการรวบรวมที่หลากหลาย ในการเปิดตัวซอฟต์แวร์ v22.4 ได้มีการเพิ่มรายงานใหม่ดังต่อไปนี้:

  • การจัดทำรายงานการสังเคราะห์แบบไดนามิก

การสร้างรายงานแบบตัดปลายในระหว่างการทำงาน โดยไม่ต้องคอมไพล์ใหม่

  • รายงาน Pragma การสังเคราะห์

การให้รายงาน Pragma ของ Verific*

  • การยุบบัสแบบ N-Dimension

ใช้เพื่อลดขนาดรายงานและเพิ่มความสามารถในการอ่าน

นอกเหนือจากรายงานใหม่และรายงานที่ได้รับการปรับปรุงแล้ว รายงานต่างๆ ยังรองรับการตรวจสอบข้ามระหว่างรายงานอีกด้วย กลุ่มรายงานที่ขยายออกไปนี้ช่วยให้คุณสามารถรวบรวมข้อมูลโดยละเอียดเกี่ยวกับการกำหนดเส้นทาง ความแออัด เวลา ความตึงเครียด ช่วง ความพยายามในการกำหนดเส้นทาง และเมตริกอื่นๆ อีกมากมายที่จะให้ข้อเสนอแนะอย่างรวดเร็วสำหรับเวลาการปิด

ผู้วางแผนอินเตอร์เฟซ Tile

ผู้วางแผนอินเตอร์เฟซ Tile Intel® Quartus® Prime เป็นคุณสมบัติใหม่ที่จะช่วยคุณวางองค์ประกอบ IP ได้อย่างรวดเร็วในตำแหน่ง tile ที่ถูกกฎหมายของ F-tile ผู้วางแผนอินเตอร์เฟซ Tile คือเครื่องมือวางแผนฟลอร์แพลนแบบตอบโต้ที่ทำให้ขั้นตอนการวางองค์ประกอบ IP เป็นไปตามกฎหมายนั้นง่ายดายขึ้นบนอุปกรณ์ tile

ผู้วางแผนอินเตอร์เฟซแสดงองค์ประกอบ IP ของโปรเจ็คของคุณในมุมมองโครงสร้างแบบลำดับขั้น ที่อยู่ข้างกันกับมุมมองการแสดงเซ็กเมนต์อุปกรณ์ tile คุณสามารถวางตำแหน่งพื้นที่ทางกฎหมายที่ต้องการสำหรับแต่ละ IP ภายใน Tile โดยการวาง IP ในตำแหน่ง จากนั้นทำการจำกัดการวางตำแหน่งที่โปรเจ็ค เพื่อเตรียมดำเนินขั้นตอน downstream Compiler

คุณสมบัติใหม่ที่มีในเวอร์ชัน v22.4 ของเครื่องมือวางแผนอินเทอร์เฟซ Tile ได้แก่

  • ตัวแก้ไขการมอบหมาย Tile
  • GUI ใหม่สำหรับการป้อนการกำหนดค่าใหม่แบบไดนามิกที่ต้องการด้วย IP แบบอัตราเดียวและหลายอัตรา
  • สร้างกลุ่มการกำหนดค่าใหม่แบบไดนามิก
  • สร้างงานมอบหมายและการตรวจสอบ
  • หน้ากลุ่มการกำหนดค่าใหม่
  • การแสดงภาพกลุ่ม Reconfig ทั้งหมด
  • มุมมองการเลือกแบบประสานเวลา
  • ตรวจสอบตำแหน่งของ IP หลายอัตราที่มีโปรไฟล์ต่างกัน
  • แสดงภาพตำแหน่งของ IP ของสมาชิกกลุ่ม DR
  • การจัดวางเชิงโต้ตอบ
  • ข้อจำกัดเกี่ยวกับการมอบ IP หลายอัตรา
  • กลุ่ม DR ที่ผู้ใช้กำหนด

การใช้ผู้วางแผนอินเทอร์เฟซ Tile

ผู้วางแผนอินเทอร์เฟซ Tile ช่วยให้คุณวาง F-Tile Intel IP ของคุณในตำแหน่งจริงที่เครื่องมือตรวจสอบ

เครื่องมือการจัดวางช่อง F-Tile

เครื่องมือการจัดวางช่อง F-Tile ช่วยให้คุณวางแผนการจัดวางโปรโตคอลอย่างรวดเร็วและนำการออกแบบ F-Tile ไปใช้

ขั้นตอนการออกแบบ F-Tile

แสดงขั้นตอนสำหรับ F-Tile รวมถึงการสร้างการออกแบบตัวอย่าง การสร้างโมเดลการจำลอง และการจำลองการออกแบบตัวอย่าง

แสดงเพิ่มขึ้น แสดงน้อยลง

มีคุณสมบัติมากกว่า

คุณสมบัติของโปรแกรมแปลภาษาเครื่อง

  • เพิ่มจำนวนสูงสุดของคอร์ของโปรเซสเซอร์ที่โปรแกรมแปลภาษาเครื่องสามารถใช้กับคอร์จำนวน 24 คอร์ได้
  • เพิ่มการรองรับชุดคำสั่ง force ในโค้ด HDL
  • เพิ่มการรองรับการอ้างอิงข้ามโมดูล (XMR) ในโค้ด HDL

คุณสมบัติและการปรับปรุงดีบักเกอร์ของการกำหนดค่า

  • เพิ่มความสามารถในการติดตามแรงดันไฟฟ้าของพาวเวอร์ซัพพลายภายในและช่องสัญญาณภายนอกที่มีอยู่ของอุปกรณ์ SDM
  • เพิ่มความสามารถในการติดตามอุณหภูมิของโครงสร้างหลัก, ช่องสัญญาณ HSSI และบล็อก UIB ของอุปกรณ์ SDM
  • เพิ่มความสามารถในการแจงส่วนไฟล์การเขียนโปรแกรม (.sof, .pmsf, .rbf, .jic, .rpd และ .pof)
  • เพิ่มความสามารถในการส่งคำสั่งกล่องจดหมาย SDM ทั่วไปโดยใช้อินเทอร์เฟซของบรรทัดคำสั่งทั่วไป

คุณสมบัติและการปรับปรุง Advanced Link Analyzer

  • อัปเดตการรองรับตัวรับส่งสัญญาณ Intel® Agilex™ F-tile
  • เพิ่มการรองรับการจำลองและการสร้างแบบจำลอง Forward Clocking แบบกำหนดเอง
  • อัปเดตการรองรับ COM/ERL สำหรับมาตรฐาน 106G Ethernet และ 112G CEI

คุณสมบัติและการปรับปรุง Power and Thermal Calculator

  • เพิ่มการรองรับลำดับชั้น RTL
    • ป้อนข้อมูลลำดับชั้นและรายงานข้อมูลพลังงานสำหรับลำดับชั้นการออกแบบของคุณแต่ละระดับ

พาร์ทเนอร์

ซอฟต์แวร์ Questa*-Intel® FPGA Edition

ซอฟต์แวร์ Questa*-Intel® FPGA Edition จาก Mentor Graphics (บริษัทของ Siemen EDA) วางจำหน่ายแล้ว! Questa*-Intel® FPGA Edition เป็นเอ็นจินการจำลองและดีบักหลักของ Questa Verification Solution ซึ่งเป็นเทคโนโลยีการจำลอง FPGA ล่าสุด Questa-Intel FPGA Edition มีความเร็วเพิ่มขึ้นสูงสุด 2.5 เท่าสำหรับ Verilog และเร็วขึ้น 1.25 เท่าสำหรับ VHDL ในซอฟต์แวร์ ModelSim*-Intel® FPGA Edition โดยเป็นเวอร์ชัน 64 บิตเต็มรูปแบบที่รองรับทั้ง Windows 10 และ Linux

เอกสารและการสนับสนุน

ค้นหาเอกสารทางเทคนิค วิดีโอ และหลักสูตรการฝึกอบรมสำหรับซอฟต์แวร์การออกแบบ Intel® Quartus® Prime

เริ่มต้น

Additional Resources

Learn more about how to purchase Intel® FPGA development tools and software.

Download

Download

Get the complete suite of Intel® FPGA design tools.

Training

Training

This page lists all the online and instructor-led courses currently available.

Buy

Buy

Find pricing information and purchase online.

เปรียบเทียบผลิตภัณฑ์

ข้อมูลผลิตภัณฑ์และประสิทธิภาพ

1

ประสิทธิภาพจะแตกต่างกันไปตามการใช้งาน การกำหนดค่า และปัจจัยอื่นๆ เรียนรู้เพิ่มเติมที่ www.Intel.com/PerformanceIndex​

ผลลัพธ์ประสิทธิภาพอ้างอิงตามการทดสอบในวันที่ที่ระบุดังที่แสดงในการกำหนดค่า และอาจไม่ใช่ข้อมูลล่าสุดที่เผยแพร่ต่อสาธารณะทั้งหมด ดูการสำรองข้อมูลสำหรับรายละเอียดการกำหนดค่า ไม่มีผลิตภัณฑ์หรือส่วนประกอบใดที่จะปลอดภัยอย่างสมบูรณ์แบบ

ค่าใช้จ่ายและผลลัพธ์ของคุณอาจแตกต่างกันไป