เอฟพีจีเอ Intel® Cyclone® 10 LP

กลุ่มผลิตภัณฑ์ Cyclone® 10 LP FPGA ของ Intel ยกระดับความเป็นผู้นำของ Intel® Cyclone® FPGA ซีรีย์ในอุปกรณ์ต้นทุนต่ำและพลังงานต่ำ Intel® Cyclone® 10 LP FPGA เหมาะอย่างยิ่งสำหรับการใช้งานปริมาณสูงที่มีความอ่อนไหวด้านต้นทุน โดยได้รับการออกแบบสำหรับการใช้งานลอจิกทั่วไปต่างๆ หลากหลาย

ดูเพิ่มเติม: ซอฟต์แวร์การออกแบบ FPGA, Design Store, การดาวน์โหลด, ชุมชน และการสนับสนุน

เอฟพีจีเอ Intel® Cyclone® 10 LP

การขยาย I/O

ข้อกำหนดด้านประสิทธิภาพที่เพิ่มขึ้นของระบบฝังตัวในปัจจุบันกำลังขับเคลื่อนการเลือกไมโครโปรเซสเซอร์ ประสิทธิภาพของโปรเซสเซอร์ ประกอบกับอินเทอร์เฟซคงที่มักจะส่งผลต่อการเลือกโปรเซสเซอร์ที่มีขนาดใหญ่กว่าที่จำเป็น เพื่อรองรับชุดคุณสมบัติ I/O ที่ระบบกำหนด อีกทางเลือกหนึ่งคือการใช้โปรเซสเซอร์ที่เหมาะสมที่สุดกับ FPGA ที่แสดงร่วมสำหรับการขยาย I/O เพื่อเปิดใช้งานฟังก์ชันเพิ่มเติม

Intel® Cyclone® 10 LP FPGA เหมาะอย่างยิ่งสำหรับแอพพลิเคชั่นประเภทนี้ที่มีช่วงของบล็อก IP เช่น I2C, อินเทอร์เฟซอุปกรณ์ต่อพ่วงซีเรียล (SPI), UART, บล็อก I/O แบบขนาน และแพ็คเกจที่รองรับมากกว่า 500 I/O ทำให้นักออกแบบสามารถปรับขนาดการออกแบบให้เหมาะกับความต้องการในการใช้งาน แทนที่จะจำกัดชุดอุปกรณ์ต่อพ่วงโปรเซสเซอร์จำนวนคงที่ หรือเพิ่มต้นทุนระบบด้วยโปรเซสเซอร์ที่ใหญ่ขึ้น

บล็อกไดกราแกรม Intel Cyclone LP I/O Control

บล็อกไดอะแกรม Intel Cyclone LP

อินเทอร์เฟซชิปไปยังชิป

Intel® Cyclone® 10 LP FPGA เป็นโซลูชันในอุดมคติสำหรับการเชื่อมต่อระหว่าง ASSP ตัวอย่าง เช่น ระหว่างเซ็นเซอร์ภาพกับโปรเซสเซอร์โฮสต์ หรือระหว่างโปรเซสเซอร์กับและจอแสดงผล ในทั้งสองสถานการณ์นี้ การใช้ Intel Cyclone 10 LP FPGA ช่วยให้นักออกแบบสามารถรวมการเชื่อมต่อกับการประมวลผลไปป์ไลน์ภาพสำหรับแอพพลิเคชั่นแบบเรียลไทม์ที่ต้องการอัตราเฟรมสูง เวลาแฝงต่ำ และปริมาณการประมวลผลสูง

ตัวอย่างหนึ่งคือการประยุกต์ใช้เซ็นเซอร์ภาพ CMOS จับภาพดิบและส่งออกข้อมูลผ่านอินเทอร์เฟซหลายประเภท: DVP, MIPI CSI หรือ HiSPi ไปยัง FPGA FPGA ใช้ในการประมวลผลภาพก่อนส่งข้อมูลไปยังโปรเซสเซอร์โฮสต์ ตัวอย่างที่สองของการเชื่อมต่อระหว่างชิปกับชิปคือตำแหน่งที่ใช้ FPGA เพื่อเชื่อมต่อระหว่างแหล่งวิดีโอและ LCD ในกรณีที่การประมวลผลวิดีโอของข้อมูลภาพที่ป้อนเข้าอาจจำเป็นด้วยเหตุผลหลายประการ และอาจนำมาใช้โดยใช้ชุด IP ของวิดีโอจาก Intel สำหรับฟังก์ชันต่างๆ เช่น:

การกรอง Demosaic & Bayer
การแปลงจากรูปแบบข้อมูลหนึ่งเป็นอีกรูปแบบหนึ่ง เช่น YUV & RGB
การปรับขนาดจากขนาดหนึ่งไปอีกขนาดหนึ่ง: ตัวอย่าง: 1280x720 & 1920x1080
เข้ารหัส/ถอดรหัส กรอง ผสม ดี/อินเทอร์เลซ ครอบตัด และอื่นๆ

การควบคุมมอเตอร์

Intel® Cyclone® 10 LP FPGA มอบความยืดหยุ่นสำหรับการเชื่อมต่อทั่วไปด้วยจำนวน I/O สูงสุด 525 ผู้ใช้ I/O นอกจากนี้ยังให้ความสามารถที่ไม่เพียงแต่รองรับความต้องการไดรฟ์ที่หลากหลายของลูกค้าเท่านั้น แต่ยังสร้างความแตกต่างให้กับแอพพลิเคชั่นที่มีปริมาณมากอีกด้วย

นอกเหนือจากการอำนวยความสะดวกในการใช้งานและสนับสนุนโปรโตคอลอีเทอร์เน็ตอุตสาหกรรมที่หลากหลายแล้ว แฟบริก Intel Cyclone 10 LP FPGA ยังถูกนำไปใช้เพื่อปรับใช้โมดูเลเตอร์ความกว้างพัลส์ (PWM) และอินเทอร์เฟซตัวเข้ารหัส ซึ่งเมื่อทำซ้ำหลายครั้งขนานกัน จะช่วยให้สามารถควบคุมแบบหลายแกนได้

อัลกอริธึม Field Oriented Control (FOC) ของ Intel พร้อมด้วย IP Core การยับยั้งการสั่นไหวที่ปรับใช้บนแฟบริก Intel Cyclone 10 LP FPGA ช่วยให้สามารถเร่งประสิทธิภาพและลดเวลาแฝงได้ นอกจากนี้ยังให้ตัวเลือกในการนำออกและเพิ่มพื้นที่ว่างของโปรเซสเซอร์ Nios® II สำหรับงานอื่นๆ

เรียนรู้เพิ่มเติมเกี่ยวกับการรองรับ FPGA ของ Intel สำหรับแอพพลิเคชั่นอุตสาหกรรม ›

บล็อกไดอาแกรม Intel Cyclone LP Motor Control

แหล่งข้อมูลเพิ่มเติม

สำรวจเนื้อหาเพิ่มเติมที่เกี่ยวข้องกับอุปกรณ์ Intel® FPGA เช่น บอร์ดการพัฒนา ทรัพย์สินทางปัญญา การสนับสนุนและอื่นๆ