เอฟพีจีเอ Intel® Cyclone® 10 LP
กลุ่มผลิตภัณฑ์ Cyclone® 10 LP FPGA ของ Intel ยกระดับความเป็นผู้นำของ Intel® Cyclone® FPGA ซีรีย์ในอุปกรณ์ต้นทุนต่ำและพลังงานต่ำ Intel® Cyclone® 10 LP FPGA เหมาะอย่างยิ่งสำหรับการใช้งานปริมาณสูงที่มีความอ่อนไหวด้านต้นทุน โดยได้รับการออกแบบสำหรับการใช้งานลอจิกทั่วไปต่างๆ หลากหลาย
ดูเพิ่มเติม: ซอฟต์แวร์การออกแบบ FPGA, Design Store, การดาวน์โหลด, ชุมชน และการสนับสนุน
เอฟพีจีเอ Intel® Cyclone® 10 LP
สถาปัตยกรรม
ลอจิกและทะเลเกทแฟบริกคอร์การกำหนดเส้นทางถูกล้อมรอบด้วยองค์ประกอบ I/O แต่ละด้าน โดยมีเฟสล็อกลูป (PLLs) ในแต่ละมุม บล็อกหน่วยความจำแบบฝัง (M9K) และบล็อกตัวคูณ 18 x 18 บิตถูกจัดเรียงในคอลัมน์แนวตั้ง
สถาปัตยกรรมยังรวมถึงการเชื่อมต่อระหว่างกันที่มีประสิทธิภาพสูงและเครือข่ายนาฬิกาเอียงต่ำ ให้การเชื่อมต่อระหว่างโครงสร้างลอจิกสำหรับสัญญาณนาฬิกาและสัญญาณข้อมูล
การพลิกคว่ำแบบเหตุการณ์เดียว (SEU)
การตรวจหาข้อผิดพลาดในการกำหนดค่าได้รับการสนับสนุนในอุปกรณ์ Intel® Cyclone® 10 LP ทั้งหมด การตรวจจับข้อผิดพลาดในโหมดผู้ใช้รองรับเฉพาะในอุปกรณ์ที่มีแรงดันไฟหลัก 1.2-V วงจรเฉพาะที่สร้างขึ้นในอุปกรณ์ Intel® Cyclone® 10 LP ประกอบด้วยคุณลักษณะการตรวจจับข้อผิดพลาด CRC ที่สามารถเลือกตรวจสอบการขัดข้องของเหตุการณ์เดียว (SEU) ได้อย่างต่อเนื่องและอัตโนมัติ
ในการใช้งานที่สำคัญซึ่งใช้ในด้านการบิน โทรคมนาคม การควบคุมระบบ การแพทย์ และการทหาร สิ่งสำคัญคือต้องสามารถ:
- ยืนยันความถูกต้องของข้อมูลการกำหนดค่าที่จัดเก็บไว้ในอุปกรณ์ FPGA
- แจ้งเตือนระบบเมื่อเกิดข้อผิดพลาดในการกำหนดค่า
โปรเซสเซอร์ Nios® II
โปรเซสเซอร์ Nios® II คือโปรเซสเซอร์ที่ไม่มีค่าลิขสิทธิ์และมีความอเนกประสงค์ที่สุดในโลก อ้างอิงจากการวิจัย Gartner คือซอฟต์โปรเซสเซอร์ที่ใช้อย่างแพร่หลายที่สุดในอุตสาหกรรม FPGA โปรเซสเซอร์ Nios II มอบความยืดหยุ่นที่ไม่เคยมีมาก่อนสำหรับความต้องการการประมวลผลแอพพลิเคชั่นที่ไวต่อต้นทุน เรียลไทม์ สำคัญต่อความปลอดภัย (DO-254) และ ASIC
ตระกูลโปรเซสเซอร์ Nios II ประกอบด้วยคอร์สถาปัตยกรรมฮาร์วาร์ด 32 บิตที่กำหนดค่าได้สองคอร์:
- เร็ว (/คอร์ f): ไปป์ไลน์หกขั้นตอนที่ปรับให้เหมาะสมเพื่อประสิทธิภาพสูงสุด หน่วยจัดการหน่วยความจำเสริม (MMU) หรือหน่วยป้องกันหน่วยความจำ (MPU)
- เศรษฐกิจ (/คอร์ e): ปรับให้เหมาะสมสำหรับขนาดที่เล็กที่สุด และพร้อมใช้งานโดยไม่มีค่าใช้จ่าย (ไม่ต้องมีใบอนุญาต)
ต้องเพิ่มประสิทธิภาพใช่ไหม ไม่มีปัญหา การเร่งความเร็วด้วยฮาร์ดแวร์ทำได้ง่ายพอๆ กับการใช้ลอจิกที่ตั้งโปรแกรมได้ของ FPGA เพื่อออฟโหลดและเร่งความเร็วงานที่มักใช้ในซอฟต์แวร์แอพพลิเคชั่น ดูข้อมูลเพิ่มเติมได้ที่ หน้าเว็บโปรเซสเซอร์ Nios® II Processor
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับเครื่องมือพัฒนาซอฟต์แวร์ฟรี โปรดไปที่ หน้าเว็บเครื่องมือออกแบบตัวประมวลผล Nios® II
สำหรับการฝึกอบรมโปรเซสเซอร์ Nios® II ให้ไปที่ หน้าเว็บการฝึกอบรมด้านเทคนิคของ Intel® FPGA
ประสิทธิภาพของโปรเซสเซอร์ Nios® II (DMIPS ที่ Fmax)
หมายเหตุ: เกณฑ์มาตรฐาน Dhrystonmes 2.1 (Intel Estimate)
รูปแบบ | ประสิทธิภาพ (DMIPS) |
---|---|
Nios II / e Economy | 30 ที่ 175 MHz |
Nios II / f Fast |
190 ที่ 165 MHz |
แอพพลิเคชั่นโปรเซสเซอร์ Nios® II
แอปพลิเคชัน |
คอร์โปรเซสเซอร์ Nios® II |
ผู้ขาย |
คำอธิบาย |
---|---|---|---|
การลดพลังงานและการต้นทุน |
คอร์เศรษฐกิจ Nios® II |
Intel® |
ด้วยองค์ประกอบลอจิกที่ต่ำถึง 600 คอร์โปรเซสเซอร์ Nios II economy นั้นจึงเหมาะสมที่สุดสำหรับแอปพลิเคชั่นไมโครคอนโทรลเลอร์ คอร์โปรเซสเซอร์ Nios II economy, เครื่องมือซอฟต์แวร์ และไดรเวอร์อุปกรณ์ที่มีให้ฟรี |
เรียลไทม์ |
คอร์ Nios® II รวดเร็ว |
Intel® |
ประสิทธิภาพเรียลไทม์ที่ชัดเจนและถูกต้องสมบูรณ์ พร้อมตัวเลือกคุณสมบัติฮาร์ดแวร์ตามเวลาจริงที่ไม่ซ้ำใครดังต่อไปนี้:
|
การประมวลผลแอปพลิเคชัน |
คอร์รวดเร็ว Nios® II |
Intel® |
ด้วยตัวเลือกการปรับตั้งค่าที่เรียบง่าย คอร์โปรเซสเซอร์เร็ว Nios® II สามารถใช้ชุดจัดการหน่วยความจำ (MMU) เพื่อดำเนินการระบบปฏิบัติการ Linux*แบบฝังใน มี Linux พร้อมใช้งานสำหรับทั้งเวอร์ชัน open source และที่เวอร์ชันวางจำหน่ายทั่วไปสำหรับโปรเซสเซอร์ Nios II |
สำคัญต่อความปลอดภัย |
คอร์ Nios® II SC |
HCELL |
รับรองการออกแบบของคุณสำหรับการปฏิบัติตาม DO-254 โดยใช้คอร์โปรเซสเซอร์ Nios® II Safety Critical ร่วมกับบริการออกแบบการปฏิบัติตามข้อกำหนด DO-254 ที่นำเสนอโดย HCELL |
Lockstep Dual Core |
fRSmartComp IP |
Yogitech |
โซลูชันล็อกสเต็ปให้ความครอบคลุมในการวินิจฉัยสูง การตรวจสอบตัวเอง และคุณลักษณะการวินิจฉัยขั้นสูงที่สอดคล้องกับมาตรฐานความปลอดภัยในการใช้งาน IEC 61508 และ ISO 26262 อย่างครบถ้วน ในขณะที่ลดความจำเป็นในไลบรารีทดสอบซอฟต์แวร์วินิจฉัยที่ยากต่อการพัฒนาและตัดทอนประสิทธิภาพ |
การตรวจหาข้อผิดพลาดในการกำหนดค่าได้รับการสนับสนุนในอุปกรณ์ Intel® Cyclone® 10 LP ทั้งหมด การตรวจจับข้อผิดพลาดในโหมดผู้ใช้รองรับเฉพาะในอุปกรณ์ที่มีแรงดันไฟหลัก 1.2-V วงจรเฉพาะที่สร้างไว้ในอุปกรณ์ Cyclone 10 LP ประกอบด้วยคุณลักษณะการตรวจจับข้อผิดพลาด CRC ที่สามารถเลือกตรวจสอบการขัดข้องของเหตุการณ์เดียว (SEU) ได้อย่างต่อเนื่องและอัตโนมัติ
ในการใช้งานที่สำคัญซึ่งใช้ในด้านการบิน โทรคมนาคม การควบคุมระบบ การแพทย์ และการทหาร สิ่งสำคัญคือต้องสามารถ:
- ยืนยันความถูกต้องของข้อมูลการกำหนดค่าที่จัดเก็บไว้ในอุปกรณ์ FPGA
- แจ้งเตือนระบบเมื่อเกิดข้อผิดพลาดในการกำหนดค่า
คุณสมบัติและการรับรอง
Intel® Cyclone® 10 LP FPGA มีจำหน่ายในเกรดอุณหภูมิเชิงพาณิชย์ อุตสาหกรรม และยานยนต์ (AEC-Q100)
นอกจากนี้ พวกเขาจะได้รับการสนับสนุนในการเปิดตัวชุดความปลอดภัยที่ใช้งานได้ในอนาคต ซึ่งได้รับการรับรองจาก TUV ตามมาตรฐาน IEC 61508 ซึ่งช่วยลดเวลาและเวลาในการพัฒนาสู่ตลาด
แหล่งข้อมูลเพิ่มเติม
สำรวจเนื้อหาเพิ่มเติมที่เกี่ยวข้องกับอุปกรณ์ Intel® FPGA เช่น บอร์ดการพัฒนา ทรัพย์สินทางปัญญา การสนับสนุนและอื่นๆ

แหล่งข้อมูลสนับสนุน
ศูนย์ข้อมูลสำหรับการฝึกอบรม เอกสาร ดาวน์โหลด เครื่องมือ และตัวเลือกการสนับสนุน

บอร์ดการพัฒนา
เริ่มต้นใช้งานเอฟพีจีเอของเรา และเร่งเวลาออกสู่ตลาดด้วยฮาร์ดแวร์ และการออกแบบที่ผ่านการตรวจสอบจาก Intel

ทรัพย์สินทางปัญญา
ลดระยะเวลาวงจรการออกแบบของคุณด้วยกลุ่มผลิตภัณฑ์มากมายของคอร์ IP ที่ได้รับการรับรองจาก Intel และการออกแบบอ้างอิง

ซอฟต์แวร์การออกแบบเอฟพีจีเอ
สำรวจซอฟต์แวร์ Quartus Prime และชุดเครื่องมือเพิ่มประสิทธิภาพการทำงานของเราเพื่อช่วยให้คุณออกแบบฮาร์ดแวร์ และซอฟต์แวร์ให้เสร็จได้อย่างรวดเร็ว

ติดต่อฝ่ายขาย
ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว

รหัสการสั่งซื้อ
ถอดรหัสหมายเลขชิ้นส่วน Intel® FPGA รวมถึงความสำคัญของคำนำหน้า และรหัสแพ็คเกจ

ผู้จำหน่าย
ติดต่อผู้แทนจำหน่ายที่ได้รับอนุญาตจาก Intel® เลย