การบรรจุชิปหลักขั้นสูง

Intel Foundry มีการกำหนดค่าให้อย่างหลากหลาย ชิปสามารถสร้างขึ้นโดยใช้ Intel Foundry Advanced System Assembly and Test (Intel Foundry ASAT) หรือ Outsourced Semiconductor Assembly and Test (OSAT) จากนั้นเชื่อมต่อชิปเหล่านี้เข้าด้วยกันผ่านการเชื่อมต่อระหว่างกันแบบปรับเน้นประสิทธิภาพ ซึ่งเราช่วยผลักดันให้เกิดมาตรฐานอุตสาหกรรมต่าง ๆ เช่น Universal Chiplet Interconnect Express (UCIe)

เราช่วยให้คุณสามารถผสมผสานเทคโนโลยีฝั่งฟรอนต์เอนด์และแบ็กเอนด์เข้าด้วยกัน เพื่อสร้างโซลูชันแบบปรับเน้นที่ระดับระบบ นอกจากนี้ เรายังมีขีดความสามารถด้านการประกอบและทดสอบที่ครอบคลุมและหลากหลายเหนือใคร ผ่านโรงงานการผลิตที่แข็งแกร่ง มีอยู่ในหลายภูมิภาค และรองรับการผลิตในปริมาณมากได้

EMIB 2.5D

Embedded Multi-die Interconnect Bridge 2.5D

• วิธีที่มีประสิทธิผลและคุ้มค่าในการเชื่อมต่อไดย์ที่ซับซ้อน
• การบรรจุแบบ 2.5D สำหรับ Logic-Logic และ Logic-High Bandwidth Memory (HBM)
• EMIB-M มีคาปาซิเตอร์ MIM ในบริดจ์ EMIB-T เพิ่ม TSVs ในบริดจ์
• สะพานซิลิคอนฝังในซับสเตรตของแพ็กเก็จ เพื่อการเชื่อมต่อแบบชิปถึงชิปจากขอบถึงขอบ (shoreline-to-shoreline)
• EMIB-T ช่วยให้การรวม IP จากการออกแบบการบรรจุอื่น ๆ ทำได้ง่ายขึ้น
• ห่วงโซ่อุปทานและกระบวนการประกอบที่เรียบง่ายขึ้น
• ผ่านการพิสูจน์ในการผลิต: อยู่ในกระบวนการผลิตจำนวนมากมาตั้งแต่ปี 2017 โดยใช้ซิลิคอนของ Intel และภายนอก

เรียนรู้เพิ่มเติมในข้อมูลสรุปเกี่ยวกับเทคโนโลยี EMIB

Foveros-S 2.5D

แพ็กเก็จยุคใหม่ที่ได้รับการปรับเน้นประสิทธิภาพ/ต้นทุน

• อินเตอร์โพเซอร์ชิปประมวลผลกับเส้นเล็งขยาย 4 เท่า
• สามารถนำไปใช้ในแอปพลิเคชันสำหรับไคลเอนต์
• เหมาะสมสำหรับโซลูชันที่มีชิปเล็ตหลายตัวบนไดย์บนสุด
• ผ่านการพิสูจน์ในการผลิต: อยู่ในกระบวนการผลิตจำนวนมากมาตั้งแต่ปี 2019 พร้อมไดย์พื้นฐานที่ใช้งานได้

เรียนรู้เพิ่มเติมในข้อมูลสรุปเกี่ยวกับเทคโนโลยี Foveros 2.5D

Foveros-R 2.5D

มีอินเตอร์โพเซอร์ Redistribution Layer (RDL) เพื่อสร้างการรวมระหว่างชิปหลักที่ต่างกัน

• สามารถนำไปใช้สำหรับไคลเอนต์และเซ็กเมนต์ที่มีความอ่อนไหวเรื่องต้นทุน
• เหมาะสำหรับโซลูชันที่ต้องการฟังก์ชั่นที่ซับซ้อนจากชิปหลักชิ้นส่วนทอปไดหลายตัว
  
• พร้อมผลิตในปี 2027

เรียนรู้เพิ่มเติมในข้อมูลสรุปเกี่ยวกับเทคโนโลยี Foveros 2.5D

Foveros-B 2.5D

รวม Redistribution Layer (RDL) เพื่อเพิ่มกำลังและสัญญาณด้วยบริดจ์ชิปประมวลผล เพื่อมอบโซลูชันที่ยืดหยุ่นในดีไซน์ที่ซับซ้อน

• สามารถนำไปใช้ในแอปพลิเคชันสำหรับไคลเอนต์และศูนย์ข้อมูล
• เหมาะสำหรับโซลูชันที่ใช้ชิปหลักชิ้นส่วนไดฐานหลายตัว เช่น การแยกแคช, IVR หรือ MIM
• พร้อมผลิตในปี 2027

เรียนรู้เพิ่มเติมในข้อมูลสรุปเกี่ยวกับเทคโนโลยี Foveros 2.5D

Foveros Direct 3D

การสแต็กชิปเล็ตแบบ 3D บนไดย์พื้นฐานที่ใช้งานได้เพื่อประสิทธิภาพพลังงานต่อบิตที่เหนือกว่า

• Cu-to-Cu hybrid bonding interface (HBI)
• การเชื่อมต่อแบนด์วิดธ์สูงพิเศษและใช้พลังงานต่ำ
• การเชื่อมต่อระหว่างไดย์ที่มีความหนาแน่นสูงและความต้านทานต่ำ
• สามารถนำไปใช้ในแอปพลิเคชันสำหรับไคลเอนต์และศูนย์ข้อมูล
• สแต็ก Foveros Direct ที่เปิดใช้งานในโซลูชัน EMIB 3.5D

EMIB 3.5D

Embedded Multi-die Interconnect Bridge 3.5D และ Foveros ในแพ็กเกจเดียว

• เปิดใช้งานระบบแบบรวมความหลากหลายอันยืดหยุ่นโดยใช้ไดย์หลายประเภท
• เหมาะสำหรับการประยุกต์ใช้งานต่างๆ ที่จำเป็นต้องมีการรวมสแต็กแบบ 3D จำนวนมากเข้าไว้ด้วยกันในแพ็กเก็จเดียว
• Intel® Data Center GPU Max Series SoC: ที่ใช้ EMIB 3.5D เพื่อสร้างชิปแบบรวมความหลากหลายที่มีความซับซ้อนสูงที่สุดของ Intel ที่เคยผลิตมาจำนวนมาก โดยมีทรานซิสเตอร์มากกว่า 100,000 ล้านตัว, ไทล์แบบ Active มากกว่า 47 ตัว และโหนดประมวลผลมากกว่า 5 ตัว