Intel® Arria® 10 FPGA - การออกแบบเซิร์ฟเวอร์ซ็อกเก็ตที่เรียบง่ายสําหรับโปรเซสเซอร์ Nios® V/m

Intel® Arria® 10 FPGA - การออกแบบเซิร์ฟเวอร์ซ็อกเก็ตที่เรียบง่ายสําหรับโปรเซสเซอร์ Nios® V/m

791231
8/31/2023

บทนำ

การออกแบบตัวอย่างนี้แสดงให้เห็นถึงการสื่อสารกับไคลเอนต์ telnet บนพีซีโฮสต์การพัฒนา

รายละเอียดการออกแบบ

ตระกูลอุปกรณ์

Intel® Arria® 10 SX 660 FPGA 10AS066N3F40E2SG

Quartus Edition

Intel® Quartus® Prime Pro Edition

Quartus Version

23.3

แท็กอื่นๆ

ได้รับการตรวจสอบแล้วใน Quartus และ Board

IP Core (3)
คอร์ IP ประเภทคอร์ IP
Nios V/m Processor Intel FPGA IP EmbeddedProcessor
Triple-Speed Ethernet Intel FPGA IP Ethernet
Transceiver ATX PLL Intel Arria 10/Cyclone 10 FPGA IP TransceiverPLL

คำอธิบายโดยละเอียด

ไคลเอนต์ telnet ให้วิธีที่สะดวกในการออกคําสั่งผ่านซ็อกเก็ต TCP/IP ไปยัง μC/TCP-IP ที่เชื่อมต่อกับอีเธอร์เน็ตที่ทํางานบนบอร์ดพัฒนาด้วยตัวอย่างเซิร์ฟเวอร์ซ็อกเก็ต TCP/IP ที่เรียบง่าย ตัวอย่างเซิร์ฟเวอร์ซ็อกเก็ตได้รับคําสั่งที่ส่งผ่านการเชื่อมต่อ TCP/IP และเปิดและปิดไฟ LED ตามคําสั่ง ตัวอย่างประกอบด้วยงานเซิร์ฟเวอร์ซ็อกเก็ตที่รับฟังคําสั่งบนพอร์ต TCP/IP และส่งคําสั่งเหล่านั้นไปยังชุดของงานการจัดการ LED



โปรดดูเอกสารสําหรับรายละเอียดเกี่ยวกับการออกแบบ

เตรียมเทมเพลตการออกแบบใน GUI ซอฟต์แวร์ Quartus Prime

หมายเหตุ: หลังจากดาวน์โหลดตัวอย่างการออกแบบแล้ว คุณต้องเตรียมเทมเพลตการออกแบบ ไฟล์ที่คุณดาวน์โหลดมาจากรูปแบบของไฟล์ <project>.par ซึ่งมีเวอร์ชันที่ถูกบีบอัดของไฟล์การออกแบบของคุณ (คล้ายกับไฟล์ .qar) และเมตาดาต้าที่ใช้อธิบายโครงการ การผสมผสานของข้อมูลนี้คือสิ่งที่ถือเป็นไฟล์ <project>.par คุณสามารถดับเบิลคลิกที่ไฟล์ <project>.par และ Quartus จะเปิดโครงการนั้น โปรดดูเอกสารสําหรับรายละเอียดเกี่ยวกับการออกแบบ

รายละเอียดการออกแบบ

ตระกูลอุปกรณ์

Intel® Arria® 10 SX 660 FPGA 10AS066N3F40E2SG

Quartus Edition

Intel® Quartus® Prime Pro Edition

Quartus Version

23.3

แท็กอื่นๆ

ได้รับการตรวจสอบแล้วใน Quartus และ Board