บทนำ
คอร์ IP | ประเภทคอร์ IP |
---|---|
Nios V/g Processor Intel FPGA IP | Processors and Peripherals |
IOPLL Intel FPGA IP | PLL |
Reset Release Intel FPGA IP | Configuration and Programming |
JTAG to Avalon Master Bridge Intel FPGA IP | Memory Mapped |
คำอธิบายโดยละเอียด
การออกแบบนี้แสดงให้เห็นการควบคุมมอเตอร์ซิงโครนัสแม่เหล็กถาวร (PMSM) หรือมอเตอร์ DC (BLDC) แบบไร้แปรงสีสูงสุด 2 ตัว คุณสามารถปรับการออกแบบให้เข้ากับมอเตอร์ประเภทอื่น ๆ เพื่อความเรียบง่าย Drive-On-Chip สําหรับอุปกรณ์ Intel Agilex® 7 ได้รับการเผยแพร่ด้วยบอร์ดพลังงานและโมเดลมอเตอร์ที่ถูกสังเคราะห์และตั้งโปรแกรมในโครงสร้าง FPGA เดียวกันโดยไม่จําเป็นต้องตั้งค่ามอเตอร์ทางกายภาพ รุ่นมอเตอร์และบอร์ดพลังงานได้รับการออกแบบโดยใช้ Blockset ขั้นสูงของ DSP Builder Advanced Blockset ของ Intel โมเดลที่ได้จะรวมอยู่ในแพ็คเกจการออกแบบตัวอย่างนี้ ผู้ใช้ต้องการเพียง Agilex® 7 FPGA Development Kit เพื่อดําเนินการตัวอย่าง มอเตอร์และรุ่นพลังงานช่วยในการปรับแต่งและทดสอบระบบควบคุมก่อนใช้เวทีพลังงานทางกายภาพ รุ่นมอเตอร์และบอร์ดพลังงานนั้นใช้บอร์ด Intel® Tandem Motion 48V ก่อนหน้านี้ตามที่อธิบายไว้ใน AN773 และ AN669