Intel® Arria® 10 FPGA – AN 746: การออกแบบอ้างอิงการถอด SDI II VCXO Triple-Rate

Intel® Arria® 10 FPGA – AN 746: การออกแบบอ้างอิงการถอด SDI II VCXO Triple-Rate

715122
5/23/2016

บทนำ

การออกแบบอ้างอิงนี้จะสาธิตการรับและรับข้อมูลวิดีโอโดยใช้ SDI II Intel® FPGA IP core และ Intel Arria® 10 GX FPGA Development Kit

รายละเอียดการออกแบบ

ตระกูลอุปกรณ์

Intel® Arria® 10 FPGA และ SoC FPGA

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus Version

16.0

IP Core (7)
คอร์ IP ประเภทคอร์ IP
Altera Arria 10 XCVR Reset Sequencer Other
SDI II RX PHY Management TransceiverPHY
Reset Controller QsysInterconnect
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
SDI II TransceiverPHY
Arria 10 FPLL ClocksPLLsResets

คำอธิบายโดยละเอียด

เตรียมเทมเพลตการออกแบบในซอฟต์แวร์ Quartus Prime GUI (เวอร์ชัน 14.1 และใหม่กว่า)


หมายเหตุ: หลังจากดาวน์โหลดตัวอย่างการออกแบบแล้ว คุณต้องเตรียมเทมเพลตการออกแบบ ไฟล์ที่คุณดาวน์โหลดมาจากรูปแบบของไฟล์ <project>.par ซึ่งมีเวอร์ชันที่ถูกบีบอัดของไฟล์การออกแบบของคุณ (คล้ายกับไฟล์ .qar) และเมตาดาต้าที่ใช้อธิบายโครงการ การผสมผสานของข้อมูลนี้คือสิ่งที่ถือเป็นไฟล์ <project>.par ในรุ่นที่เผยแพร่ 16.0 หรือใหม่กว่าคุณสามารถดับเบิลคลิกที่ไฟล์ <project>.par และ Quartus จะเปิดโครงการนั้น


วิธีที่สองเมื่อต้องการนําแม่แบบโครงการมาใช้คือ ผ่านตัวช่วยสร้างโครงการใหม่ (ตัวช่วยสร้างแฟ้ม -> ตัวช่วยสร้างโครงการใหม่) หลังจากป้อนชื่อและโฟลเดอร์โครงการในแผงแรกแผงที่สองจะขอให้คุณระบุโครงการหรือเทมเพลตโครงการที่ว่างเปล่า เลือกเท็มเพลตโครงการ คุณจะเห็นรายการของโครงการแม่แบบการออกแบบที่คุณได้โหลดมาก่อนรวมถึง "การออกแบบ Pinout พื้นฐาน" ต่างๆที่มี pinout และการตั้งค่าสําหรับชุดพัฒนาที่หลากหลาย ถ้าคุณไม่เห็นแม่แบบการออกแบบของคุณในรายการ ให้คลิกบนการเชื่อมโยงที่ระบุ



เรียกดูแฟ้ม <project>.par ที่คุณดาวน์โหลด ให้คลิก ถัดไป ตามด้วย 'เสร็จสิ้น' และแม่แบบการออกแบบของคุณจะถูกติดตั้งและแสดงในบานหน้าต่าง Project Navigator ใน Quartus


หมายเหตุ: เมื่อการออกแบบถูกจัดเก็บไว้ใน Design Store เป็นแม่แบบการออกแบบ การออกแบบนั้นได้รับการทดสอบการถดถอยก่อนหน้านี้กับซอฟต์แวร์ Quartus เวอร์ชันที่ระบุไว้ การถดถอยทําให้มั่นใจได้ว่าเทมเพลตการออกแบบจะผ่านการวิเคราะห์/การสังเคราะห์/ข้อต่อ/การประกอบในขั้นตอนการออกแบบ Quartus



เตรียมเทมเพลตการออกแบบในบรรทัดคําสั่งของซอฟต์แวร์ Quartus Prime


ที่บรรทัดคําสั่ง ให้พิมพ์คําสั่งต่อไปนี้

quartus_sh --platform_install -package <project directory>/<project>.par


เมื่อกระบวนการเสร็จสิ้น แล้วพิมพ์:

quartus_sh --platform -name <project>



หมาย เหตุ:

* เวอร์ชั่น ACDS: 16.0.0 Standard


รายละเอียดการออกแบบ

ตระกูลอุปกรณ์

Intel® Arria® 10 FPGA และ SoC FPGA

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus Version

16.0