วิดีโอสาธิต Genlock (CVG) ที่จับเวลาบนวิดีโอชุดเครื่องมือพัฒนา Agilex™ 7 FPGA I-ซีรีส์

ดาวน์โหลด

Agilex™ 7 M-Series FPGA and SoC FPGA Support Agilex™ 7 F-Series FPGA and SoC FPGA Support Agilex™ 7 I-Series FPGA and SoC FPGA Support Agilex™ 7 FPGAs and SoC FPGAs Support

794825
2023-12-07
Public

คำอธิบาย

วิดีโอนี้แสดงให้เห็นถึงการใช้ IP Core ของการเชื่อมต่อวิดีโอและคอร์ IP ชุดประมวลผลวิดีโอและภาพ Altera® FPGA อื่นๆ โดยอธิบายถึงกระบวนการใช้ SDI และคอร์ IP FPGA วิดีโอที่จับเวลาเพื่อสร้างการออกแบบ Genlocked ที่ปรับให้เป็นแบบส่วนตัว

คำแนะนำการใช้งาน