อินเตอร์เฟซอิสระ Serial Gigabit Media
LVDS I/O ในเอฟพีจีเอ Intel® Stratix® 10, Intel® Arria® 10, Stratix® V, Stratix® IV, Stratix® III, Arria® V, Arria® II GX (เกรดความเร็วสูง), Intel® Cyclone® 10 GX และ LP ทำให้คุณสามารถปรับใช้อินเตอร์เฟซอิสระ Serial Gigabit Media (SGMII) สำหรับอีเธอร์เน็ต 10/100/1000 Mb หรือ Gigabit ได้อย่างง่ายดาย อุปกรณ์เหล่านี้มีวงจร serializer/deserializer (SERDES) ในตัวที่สนับสนุนอินเตอร์เฟซ LVDS ความเร็วสูงที่อัตราการโอนถ่ายข้อมูลถึง 1.4 Gbps วงจร SERDES ถูกปรับตั้งค่าเพื่อรองรับการซิงโครไนซ์และอะซิงโครไนส์แหล่งการสื่อสารข้อมูลแบบอนุกรม สำหรับอินเตอร์เฟซ SGMII 1.25 Gbps โซลูชั่น SGMII เป็นไปตามข้อกำหนด SGMII และลดต้นทุน และพลังงานในระบบที่อีเธอร์เน็ตที่มีจำนวนนับ port ต่ำถึงสูงต่ออุปกรณ์
ตัวรับส่งสัญญาณแบบอนุกรมกิกะไบต์แบบรวมใน Intel Stratix 10, Intel Arria 10, Stratix V, Stratix IV, Stratix® II GX, Arria series, Intel Cyclone 10 GX, Cyclone® V GX, Cyclone V GT, และ Cyclone® IV GX นั้นสนับสนุนอินเตอร์เฟซ SGMII
แอปพลิเคชั่น SGMIII
แอปพลิเคชั่น SGMAII chip-to-chip ทั่วไปสามารถใช้ระหว่าง SGMII full-duplex 12 ถึง 48 สำหรับอีเธอร์เน็ต 10/100/1000 Mbps หรือลิงค์อีเธอร์เน็ต Gigabit สำหรับแอปพลิเคชั่นพร้อมลิงค์ SGMII LVDS/ I/O ให้โซลูชั่นเหมาะสมด้วยความสามารถในการส่งสัญญาณดิฟเฟอเรนเชียลพลังงานต่ำ เมื่อเปรียบเทียบกับตัวรับส่งสัญญาณตามการปรับใช้งาน SGMII
รูปที่ 1 แสดงตัวอย่างของการออกแบบการ์ดไลน์อีเธอร์เน็ตกิกะไบต์ที่ประกอบด้วยฟังก์ชัน IP เอฟพีจีเอ Intel อีเธอร์เน็ตความเร็วสามเท่าที่เชื่อมต่อ SGMII กับ backplane หรือผ่านอุปกรณ์ PHY ไปยังเครือจ่ายอีเธอร์เน็ต 10/100/1000 Mbps หรือ backplane ตัวอย่างทั้งสองนี้แสดงให้เห็นว่าทั้ง LVDS I/O และตัวรับส่งสัญญาณแบบอนุกรมในอุปกรณ์เอฟพีจีเอ Intel ที่แตกต่างนั้นสามารถทำงานไดักับ SGMII
รูปที่ 1 ตัวเลือกการเชื่อมต่อ SGMII พร้อมเอฟพีจีเอ Intel และอุปกรณ์ PHY
หมายเหตุ:
- Marvell 88E1112S และ 88E1240 และ Broadcom BCM5461S และ 8012S คือตัวอย่างของอุปกรณ์ PHY
เอฟพีจีเอ Intel พร้อม SGMII ที่รองรับ LVDS I/O สามารถให้การเชื่อมต่อระหว่างพอร์ตโมดูลออปติคอล หรือคอปเปอร์ small form-factor pluggable (SFP) อีเธอร์เน็ต Gigabit, โปรเซสเซอร์โฮสต์ และไดรเวอร์ backplane บนไลน์การ์ด โดยใช้อินเตอร์เฟซ SGMII ที่รองรับ LVD I/O รูปที่ 2 แสดงถึงตัวอย่างทั้งสองของไลน์การ์ดอีเธอร์เน็ต Gigabit ด้วยเอฟพีจีเอ Intel ที่เชื่อมต่อโดยอินเตอร์เฟซ SGMII ไปยังโมดูลเชื่อมต่อ SFP อีเธอร์เน็ตที่รองรับ LVDS I/O 10/100/1000 Mbps หรือ Gigabit และตัวรับส่งสัญญาณแบบอนุกรมที่เกี่ยวข้อง
รูปที่ 2: ตัวเลือกการเชื่อมต่อ SGMII พร้อมเอฟพีจีเอ Intel และโมดูล SFP
คุณสมบัติ SGMII ในเอฟพีจีเอ Intel®
เอฟพีจีเอ Intel® พร้อมความสามารถ SGMII สนับสนุน LVDS I/O โหมดพาธข้อมูลสามตัวรับพร้อม LVDS I/O:
- โหมดการจัดเรียงเฟสไดนามิก (DPA)
- โหมด Non-DPA
- โหมด clock data recovery (CDR) แบบอ่อน
สำหรับ SGMII ใช้โหมด CDR แบบอ่อน และโหมด DPA (โหมดแหล่งการซิงโครไนซ์) ในพาธข้อมูลรับสำหรับการสื่อสารข้อมูล
- โหมด CDR แบบอ่อนในระบบไม่ต่อเนื่อง ในระบบเหล่านี้ จะไม่มีนาฬิกาแหล่งการซิงโครไนซ์ที่ส่งมากับช่องสัญญาณข้อมูล จากตัวรับส่งสัญญาณอัปสตรีม ตัวรับส่งสัญญาณและตัวรับใช้ค่านาฬิกาอ้างอิงจากแหล่งที่แตกต่างสองแหล่ง
- โหมด CDR แบบอ่อนในระบบซิงโครไนซ์ ตัวรับส่งสัญญาณและตัวรับที่ใช้ค่านาฬิกาอ้างอิงจากแหล่งเดียวกัน
- โหมดแหล่งการซิงโครไนซ์ ในระบบเหล่านี้ นาฬิกาแหล่งการซิงโครไนซ์จะถูกส่งมากับช่องสัญญาณข้อมูล โหนดตัวรับจะใช้แหล่งนาฬิกาซิงโครไนซ์เพื่อกู้คืนข้อมูลที่รับ
ตัวส่ง LVDS ในอุปกรณ์เอฟพีจีเอ Intel พร้อม SGMII ที่มีความสามารถ LVDS I/O มีการตั้งค่าการส่งออกแรงดันไฟฟ้าที่ปรับตั้งโปรแกรมได้ ระยะโหมดส่งออก และการตั้งค่าสำหรับ pre-emphasis เพื่อสร้างความยืดหยุ่นของลักษณะช่องสัญญาณต่างๆ ในด้านตัวรับ อุปกรณ์เหล่านี้สามารถดำเนินการทำงานของแอมพลิจูดแรงดันไฟฟ้าอินพุต และระยะโหมดป้อนเข้าสำหรับการทำงานที่ถูกต้องในช่องสัญญาณระบบต่างๆ
ฟังก์ชัน MegaCore อีเธอร์เน็ตความเร็วสามเท่า
Intel ให้โซลูชั่นลอจิกนวัติกรรมใหม่ที่สมบูรณ์แบบสำหรับแอปพลิเคชั่นอีเธอร์เน็ต พร้อมอุปกรณ์ Stratix V, Stratix IV, Stratix III, Stratix II GX และ Arria series โดยใช้ IP เอฟพีจีเอ Intel อีเธอร์เน็ตความเร็วสามเท่า สำหรับ physical media attachment (PMA), physical coding sublayer (PCS) และ media access control (MAC) IP เอฟพีจีเอ Intel อีเธอร์เน็ตความเร็วสามเท่าสามารถใช้ LDVS hard macro ของอุปกรณ์ Stratix V, Stratix IV, Stratix III, Arria V และ Arria II GX ที่ปรับตั้งค่าเป็น CDR แบบอ่อน ติดต่อตัวแทนจำหน่ายเอฟพีจีเอ Intel สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ IP เอฟพีจีเอ Intel อีเธอร์เน็ตความเร็วสามเท่า
ลิงก์ที่เกี่ยวข้อง
- Intel Stratix 10 FPGA และ SoC ›
- เอฟพีจีเอ Stratix V ›
- เอฟพีจีเอ Stratix IV ›
- Stratix III FPGA ›
- เอฟพีจีเอ Stratix II GX ›
- Intel Arria 10 FPGA และ SoC ›
- เอฟพีจีเอ Arria V ›
- เอฟพีจีเอ Arria II GX ›
- เอฟพีจีเอ Arria® GX ›
- เอฟพีจีเอ Intel Cyclone 10 GX และ LP ›
- เอฟพีจีเอ Cyclone IV ›
- คู่มืออุปกรณ์ Stratix IV: อินเตอร์เฟซ Differential I/O ความเร็วสูง และบท DPA (PDF) ›
- ข้อกำหนด MultiSource ตัวรับส่งสัญญาณ (MSA) Small Form-factor Pluggable (SFP)
- AN 518: การปรับใช้อินเตอร์เฟซ SGMII โดยใช้โหมด CDR แบบอ่อนของอุปกรณ์ Stratix III (PDF) ›
- อีเธอร์เน็ตความเร็วสามเท่าเอฟพีจีเอ Intel IP ›