โซลูชั่น SerialLite II ครบวงจร เอฟพีจีเอ Intel®

โซลูชั่น SerialLite II เอฟพีจีเอ Intel ทำให้การปรับใช้โปรโตคอลอนุกรมความเร็วสูงนั้นเป็นไปได้ง่ายขึ้น ซึ่งลดความเสี่ยง ลดระยะเวลาการพัฒนา และให้คุณได้สามารถมุ่งเน้นไปที่ฟังก์ชันคอร์ของการออกแบบระบบของคุณ

SerialLite II คือโปรโตคอลอนุกรมที่มีน้ำหนักเบาเจนเนอเรชั่นที่ 2 ของ Intel เพื่อแอปพลิเคชั่นที่หลากหลายเช่น chip-to-chip, board-to-board และ backplane SerialLite II สร้างขึ้นบนความสำเร็จของbuilds on the success of SerialLite ขยายพัฒนาระยะประสิทธิภาพจาก 622 Mbps ถึง 102 Gbps และลดความต้องการของลอจิกเฉลี่ยที่ 60 เปอร์เซ็นต์ เพื่อให้โซลูชั่นการเชื่อมต่ออนุกรมที่มีค่าใช้จ่ายที่ต่ำที่สุด

ตารางที่ 1 ให้ภาพรวมของโซลูชั่นการเชื่อมต่อ SerialLite II แบบสมบูรณ์

ตาราง 1 โซลูชั่น SerialIite II ครบวงจร

โซลูชัน

คำอธิบาย

ตระกูลอุปกรณ์

อินเตอร์เฟซทางกายภาพ

รองรับ PHY ติดตั้งภายในที่ให้ PMA (1) และ PCS (2) เต็ม

คอร์ IP SerialLite II

คอร์ IP SerialLite II เอฟพีจีเอ Intel ›
บอร์ดพัฒนา

รายงานลักษณะ

รายงานลักษณะ Stratix II GX
ติดต่อตัวแทนจำหน่ายใกล้บ้านคุณ ›

การออกแบบอ้างอิง

การออกแบบการอ้างอิง SerialLite II Loopback มีพร้อม IP
ดูทั้งหมด แสดงน้อยลง
  1. PMA = physical medium attachment
  2. PCS = physical coding sublayer

พื้นหลังเทคโนโลยี

โปรโตคอล SerialLite II เช่นรุ่นก่อนหน้านั้นหมายถึงการเชื่อมต่อแบบอนุกรม point-to-point น้ำหนักเบา ด้วยโอเวอร์เฮดโปรโตคอลต่ำ, ความหน่วงการโอนถ่ายข้อมูลต่ำ และระยะคุณสมบัติตัวเลือกเพื่อข้อกำหนดลอจิกที่ลดลงสำหรับการปรับใช้งานที่ประหยัดค่าใช้จ่ายที่สุด

SerialLite หมายถึงโปรโตคอล full-duplex ตามความกว้างพาธข้อมูล 16-บิต (ต่อเลน) ซึ่งwhich resulted in minimal logic consumption for applications requiring symmetrical (transmit and receive) lane widths with lane rates from 1.6 to 3.125 Gbps

SerialLite II สร้างบนความสำเร็จของ SerialLite พร้อมการสนับสนุนที่ดีที่สุดสำหรับการรับส่งข้อมูล simplex, asymmetric และการออกอากาศ และความสามารถในการปรับตั้งด้วยความกว้างพาธข้อมูลตัวเลือก (8, 16 หรือ 32 บิตต่อเลน) สำหรับการปรับใช้ที่เหมาะสมที่สุดของอัตราเลนต่ำกว่า 1.5 Gbps และถึง 6.375 Gbps

ตารางที่ 2 สรุปคุณสมบัติและคุณประโยชน์สำคัญของโปรโตคอล SerialLite II

ตาราง 2 คุณสมบัติและคุณประโยชน์ของ SerialLite II

คุณสมบัติ

ตัวเลือก

สิทธิประโยชน์

การรับส่งข้อมูล

Full-duplex, simplex, asymmetric หรือการออกอากาศ

การลดแอปพลิเคชั่นลอจิก simplex, asymmetric, หรือการออกอากาศ

การรับส่งข้อมูล

แพ็คเกจ หรือ สตรีมมิ่ง

การสนับสนุนแอปพลิเคชั่นที่หลากหลาย

ความกว้างลิงค์

1 ถึง 16 เลน

ลิงค์ที่ปรับขนาดได้จาก 622 Mbps ถึง 102 Gbps ในแต่ละทิศทาง

อัตราเลน

622 Mbps ถึง 6.375 Gbps

ความกว้างพาธข้อมูล

8 บิต, 16 บิต หรือ 32 บิต
(ต่อเลน)

ลอจิกที่ลดลงสำหรับอัตราเลนต่ำกว่า 1.5 Gbps และความสามารถในการปรับขนาดที่อัตราเลน 6.375-Gbps

การเข้ารหัส

8B/10B

การเข้ารหัสมาตรฐานอุตสาหกรรมสำหรับค่านาฬิกาและการกู้คืนข้อมูลที่น่าเชื่อถือที่สุด

Scrambling

Payload และ idle หรือมากกว่า

การลด EMI สำหรับอัตราเลนสูง

ค่านาฬิกาอ้างอิง

อะซิงโครไนส์ หรือ ซิงโครไนส์

เหมาะสมสำหรับแอปพลิเคชั่น chip-to-chip, board-to-board และ backplane

Polarity Reversal

Yes หรือ no

ปรับใช้การทำงานที่ต้องการแอปพลิเคชั่นที่เฉพาะเจาะจงสำหรับโซลูชั่นที่มีราคาประหยัด

การปกป้องความถูกต้องของข้อมูล

CRC-32, CRC-16 หรือไม่มี

ประเภทแพ็คเกจ

ข้อมูล, priority หรือทั้งคู่

ลอจิกตัวเลือกเพื่อป้อนข้อมูลที่มีความสำคัญสูง หรือข้อมูลการควบคุม

การควบคุมการไหล

แพ็คเกจข้อมูล, แพ็คเกจ priority ทั้งสอง หรือไม่มี

ปรับใช้การทำงานที่ต้องการแอปพลิเคชั่นที่เฉพาะเจาะจงสำหรับโซลูชั่นที่มีราคาประหยัด

การลองใหม่เพื่อเกิดข้อผิดพลาด

แพ็คเกจ Priority หรือไม่มี

ความน่าเชื่อถือของลิงค์ที่เพิ่มขึ้น

Channel Multiplexing

Yes หรือ no

รองรับสำหรับแอปพลิเคชั่นที่มีช่องลอจิกหลากหลาย

อินเตอร์เฟซ Atlantic™

พอร์ตข้อมูลและ priority

อินเตอร์เฟซที่กำหนดอย่างรอบคอบสำหรับลอจิกผู้ใช้และฟังก์ชัน IP เอฟพีจีเอที่หลากหลายเพื่อเร่งความเร็วรอบการออกแบบสำหรับโซลูชั่นการเชื่อมต่อที่เป็นเอกลักษณ์
ดูทั้งหมด แสดงน้อยลง

การทดสอบฮาร์ดแวร์

เพื่อให้ความน่าเชื่อมถือที่มากที่สุด จึงมีการทดสอบโซลูชั่นเอฟพีจีเอ SerialLite II Intel โดยละเอียดในฮาร์ดแวร์ ฟังก์ชัน IP เอฟพีจีเอ Intel SerialLite II (v.1.0.0) ผ่านการทดสอบบนบอร์ดพัฒนาคู่ Stratix GX ในระยะการปรับตั้งค่า รวมถึงตัวเลือกการรับส่งข้อมูล, ข้อมูลแพ็คเกจและการสตรีม, ความกว้างลิงค์ที่หลากหลาย และอัตราเลนถึง 2.135 Gbps การทดสอบที่เกิดขึ้นเมื่อมีและไม่มีการใช้งานคุณสมบัติตัวเลือก เช่นการปกป้องความถูกต้องของข้อมูล, แพ็คเกจข้อมูลและ priority, การควบคุมการไหล และการลองใหม่เมื่อเกิดข้อผิดพลาด