โซลูชั่น Ethernet (XAUI) 10 Gbps เอฟพีจีเอ Intel®

เอฟพีจีเอ Intel ให้โซลูชั่นแบบเอฟพีจีเอ อีเธอร์เน็ต 10 Gbps IEEE 802.3 ตามมาตรฐานการควบคุมการเข้าถึงอินเตอร์เน็ต/สื่อทางกายภาพ (PHY/MAC) สำหรับแอปพลิเคชั่น chip-to-chip, backplane และเคเบิลที่หลากหลาย โดยใช้โปรโตคอลอินเตอร์เฟซ XAUI (10GBASE-X and XGXS) โซลูชั่น XAUI ประกอบด้วยอุปกรณ์เอฟพีจีเอพร้อมตัวรับส่งสัญญาณที่รวมอยู่ในตัว, ชุดพัฒนา, ทรัพย์สินทางปัญญา (IP) จากเอฟพีจีเอ Intel และ MorethanIP, เอกสารประกอบ และข้อมูลการตรวจสอบ โซลูชั่นเหล่านี้ให้การปรับใช้งานโปรโตคอลที่เร็วและเรียบง่าย ซึ่งลดความเสี่ยงในการออกแบบ, ลดระยะเวลาในการพัฒนา, เพิ่มประสิทธิภาพของระบบและประสิทธิภาพการออกแบบอย่างมีนัยสำคัญ ทำให้คุณสามารถมุ่งเน้นไปที่ฟังก์ชันคอร์ระบบของคุณ

เอฟพีจีเอ Stratix® V (GX, GS และ GT), Stratix® IV (GX และ GT) และ Cyclone® IV GX (F23 และ แพ็คเกจที่ใหญ่ขึ้น), Stratix® II GX และ Arria® series ให้โซลูชั่น XAUI แบบครบวงจรสำหรับแอปพลิเคชั่นประสิทธิภาพสูง โซลูชั่นนี้ออกแบบให้เป็นไปตามมาตรฐานอีเธอร์เน็ต 10 Gbps IEEE 802.3 ซึ่งใช้ตัวรับส่งสัญญาณที่ติดตั้งภายในเพื่อปรับใช้โปรโตคอล XAUI ในอุปกรณ์เดี่ยว นอกจากนี้ สำหรับแอปพลิเคชั่นที่ต้องการอัตราความเร็ว 20 Gbps โซลูชันเอฟพีจีเอ Intel XAUI PHY สามารถสนับสนุนการปรับใช้ DXAUI (4 x 6.25 Gbps) บนเอฟพีจีเอ Stratix IV (GX และ GT)

ตารางที่ 1 ให้ภาพรวมของโซลูชั่น XAUI ที่สมบูรณ์

ตาราง 1 โซลูชั่น XAUI ที่สมบูรณ์

พื้นหลังเทคโนโลยี

อุปกรณ์ Stratix V (GX, GS และ GT), Stratix IV (GX และ GT), Cyclone IV GX, Stratix II GX และ Arria series ของเอฟพีจีเอ Intel ที่มาพร้อมกับตัวรับส่งสัญญาณที่ติดตั้งภายใน ซึ่งให้โหมดที่กำหนดสำหรับการปรับใช้อินเตอร์เฟซ XAUI และผสมผสาน 10GbE PHY และ MAC ให้รวมอยู่ในอุปกรณ์เดี่ยว สิ่งที่ฝังอยู่ภายในตัวรับส่งสัญญาณคือบัฟเฟอร์ FIFO ที่ตั้งค่าให้ตรงกับอัตราและ clock compensation ตัวเข้ารหัสและตัวถอดรหัส 8B/10B และฟังก์ชันการจัดตำแหน่งคำ ซึ่งถูกควบคุมโดยเครื่องสถานะ XAUI ที่ถูกกำหนดค่า แต่ละกลุ่มช่องสัญญาณทั้งสี่จะมีวงจรจัดเรียงภายในช่องเช่นกัน เพื่อลด skew บนอินเตอร์เฟซ XAUI ไม่ให้แหล่ง XAUI จม รูปที่ 1 แสดงไดอะแกรมบล็อกเลเยอร์ย่อยการเข้ารหัสทางกายภาพ (PCS) ภายในพร้อม MAC 10GbE ที่เชื่อมต่อกับอุปกรณ์ PHY 10GbE ต่างๆ และตัวเลือกโมดูลที่เชื่อมต่อได้

รูปที่ 1 ไดอะแกรมบล็อก PCS และ PMA (PHY) ที่อยู่ในตัวพร้อม MAC 10GBE

หมายเหตุ:

  1. SPI = serial peripheral interface
  2. SFP = small form factor pluggable module
  3. MDIO = management data input/output (optional)
  4. XFP = 10 Gigabit Small Form Factor Pluggable module
  5. XFI = 10G Ethernet XFI
  6. SFP+ = 8.5- and 10-Gbps small form factor pluggable module
  7. SFI = SFP+ high-speed serial electrical interface

โมดูลตัวรับส่งสัญญาณในอุปกรณ์ Stratix V (GX, GS และ GT), Stratix IV (GX และ GT), Cyclone IV GX (F23 และแพ็คเกจที่ใหญ่ขึ้น), Arria II GX, Stratix II GX และ Arria GX ที่ตรงตามข้อกำหนด IEEE 802.3 ทั้งหมด รวมถึง jitter generation ภายใต้ 0.35 unit interval (UI) โดยไม่มี pre-emphasis และ jitter tolerance ที่มากกว่า 0.60 UI รวม peak-to-peak โมดูลตัวรับส่งสัญญาณที่ตรงตามข้อกำหนด sinusoidal jitter-tolerance mask IEEE 802.3 อัตราการโอนถ่ายข้อมูลทิศทางเดียว 3.125 Gbps x4 ช่องสัญญาณสำหรับคอมไพล์ 10GbE พร้อมความละเอียด XAUI IEEE 802.3 สำหรับอุปกรณ์ linking physical-layer และอุปกรณ์ upper-layer

โมดูลตัวรับส่งสัญญาณ XAUI อินพุตค่านาฬิกาอ้างอิงที่ 156.25 MHz และอินเตอร์เฟซแบบขนานพร้อมตัวรับการกู้คืนข้อมูลนาฬิกา (CDR), สี่ช่องสัญญาณ และลำดับตัวรับส่งสัญญาณสี่ช่องสัญญาณ, อินเตอร์เฟซแบบส่วนต่างจับคู่ AC และไดร์เวอร์ลอจิกโหมด pseudo current (PCML) โมดูลตัวรับส่งสัญญาณยังมีการรวม serializer/deserializer (SERDES) พร้อมการเข้ารหัส 16:20 gearbox, 8B/10B และการจัดเรียงเลน ตัวรับส่งสัญญาณที่ให้ pre-emphasis ถึง 500 เปอร์เซ็นต์ และ equalization ถึง 17-dB เพื่อทดแทนการสูญเสียความถี่สูง

เอฟพีจีเอ Intel ให้คอร์ MAC 10GbE ที่ผ่านการทดสอบซิลิคอน พร้อมการสนับสนุนอินเตอร์เฟซ XGMII และ XAUI, XSBI (เลเยอร์ PCS 64B/66B) และ OC-192 การสนับสนุนที่ติดตั้งภายในที่ให้การควบคุมการไหลเวียนข้อมูล, การจัดการ MII, ตัวกรองตามที่อยู่ และตัวนับสถิติสำหรับ RMON และ MIB เลเยอร์ MAC 10GbE และคอร์เลเยอร์ย่อย reconciliation เป็นไปตามข้อกำหนด IEEE 802.3 และรองรับการปรับปรุง Fabric สวิตช์ multiple custom เพื่อเชื่อมต่ออุปกรณ์เอฟพีจีเอ Intel พร้อมตัวรับส่งสัญญาณแบบอนุกรม 3.125 Gbps โดยตรงไปยังอุปกรณ์สวิตช์ 10GbE

เอฟพีจีเอ Intel คือผู้บริการเอฟพีจีเอแรกที่ให้ Multi-gigabit และชุดพัฒนาการ์ดอะแดปเตอร์โฮสต์ PCI Express 10GbE อะแดปเตอร์บัสโฮสต์คือชุดพัฒนาเอฟพีจีเอ Stratix IV GX ซึ่งติดตั้งด้วยเอฟพีจีเอ Intel Stratix IV GX EP4SGX230 FPGA ด้วยตัวรับส่งสัญญาณ 36 multi-gigabit ที่เร่งความเร็วการผสมผสานของแอปพลิเคชั่นเครือข่ายและอุปกรณ์จัดเก็บข้อมูลที่ใช้เทคโนโลยี 10GbE

อีเธอร์เน็ตคือเทคโนโลยี LAN ที่ได้รับความนิยมที่สุด และได้พัฒนาไปในเครือข่าย metro และ WAN ซึ่งเป็นโปรโตคอลเครือข่ายแบบมีสายที่มีบทบาทสำคัญ โดยพัฒนาจากสัญญาณส่งผ่าน 1 MHz ที่ทำงานในสายเคเบิลโคแอกเชียลไปยังตัวแปรหลากหลายที่มีในปัจจุบันซึ่งทำงานที่ความเร็วเทียบเท่า 10 Gbps โซลูขันเอฟพีจีเอ Intel 10GbE ให้ประสิทธิภาพระดับแนวหน้าสำหรับการพัฒนาเครือข่าย edge ชั้นนำ