จุดลอยตัวแบบแข็ง

จุดลอยตัว DSP

ระบบการประมวลผลสัญญาณดิจิตอล (DSP) ใหม่ใช้โซลูชันจุดลอยตัวเพื่อให้ได้ความเสถียรภาพของตัวเลขและไดนามิกเรนจ์ระดับสูง แอปพลิเคชัน เช่น เรดาห์ การประมวลผลเสาอากาศไร้สายขั้นสูง และการสร้างภาพทางการแพทย์ที่ต้องใช้สมรรถนะของจุดลอยตัวในเอฟพีจีเอและ SoC แอปพลิเคชัน DSP มีการเติบโตที่ขนาดและสมรรถนะ เอฟพีจีเอ และ SoC ให้แพลตฟอร์มที่มีประสิทธิภาพการทำงานสูงพร้อมใช้งานสำหรับ DSP จุดลอยตัวทุกแบบ

เอฟพีจีเอ Intel® Stratix® 10 และ SoC สามารถให้ประสิทธิภาพการทำงานจุดลอยตัวที่สูงที่สุดของอุตสาหกรรม ด้วยประสิทธิภาพการทำงานจุดลอยตัวถึง 10 tera ต่อวินาที (TFLOPS) ที่ 14 nm ดูรายละเอียดเพิ่มเติมเกี่ยวกับสมรรถนะ DSP ของเอฟพีจีเอ Stratix 10 และ SoC

เอฟพีจีเอ Intel® Arria® 10 และ SoC สามารถให้อุปกรณ์แรกของอุตสหากรรมที่มีตัวทำงานจุดลอยตัวแบบแข็งที่มีประสิทธิภาพถึง 1.5 TFLOP ที่ 20 nm เรียนรู้เพิ่มเติมเกี่ยวกับเอฟพีจีเอ Arria 10 และ SoC สถาปัตยกรรมบล็อก DSP ความแม่นยำแปรผัน

ข่าวล่าสุด: การสนับสนุนใหม่สำหรับเอฟพีจีเอ Intel® SoC (และการปรับใช้จุดลอยตัวที่เกี่ยวข้อง) ด้วย MathWorks R2014b ที่ออกใหม่ล่าสุด

ตัวถอดรหัส HDL และตัวถอดรหัสเอ็มเบ็ดเด็ดให้การสนับสนุนแบบใหม่สำหรับตระกูลเอฟพีจีเอ Intel® SoC ด้วย MathWorks R2014b ผู้พัฒนาที่คุ้นเคยกับเครื่องมือ MathWorks นั้นสามารถใช้งานในสภาพแวดล้อมที่เพิ่มมานี้อย่างสะดวกสบายสำหรับการแปลงโค้ดสำหรับ เอฟพีจีเอ Intel SoC

ตอนนี้นักออกแบบเอฟพีจีเอและนักโปรแกรมโปรเซสเซอร์จะสามารถแบ่งปันวิธีการออกแบบร่วมกัน ซึ่งปรับปรุงเพื่อเพิ่มศักยภาพสำหรับเอฟพีจีเอ Intel SoC

สำหรับข้อมูลเพิ่มเติม กรุณาไปที่ https://www.mathworks.com/hardware-support/altera-soc-ecoder.html

เริ่มต้นโซลูชันจุดลอยตัว DSP ของเราจากเอกสารข้อมูลและเว็บแคสต์

เอกสารอ้างอิง

ทำความเข้าใจเกี่ยวกับการรับรองอ้างอิงด้านประสิทธิภาพจุดลอยตัวสูงสุด

เอกสารข้อมูลนี้คำนวณและเปรียบเทียบประสิทธิภาพจุดลอยตัวสูงสุดของการประมวลผลสัญญาณดิจิตอล, หน่วยประมวลผลกราฟิก (GPU) และเอฟพีจีเอ ค้นหาวิธีที่ Intel สามารถทำงานได้ถึง 1.5 TFLOPS ในอุปกรณ์ Arria 10 และ 10 TFLOP ในอุปกรณ์ Stratix 10 ตามการรับรองอ้างอิงที่เชื่อถือได้ โดยการใช้วิธีตามมาตรฐานอุตสาหกรรม และเปรียบเทียบการรับรองอ้างอิงนี้กับการอ้างอิงของผู้บริการเอพีจีเออื่น ๆ

อ่านเอกสารข้อมูล (PDF)

ดำเนินการใช้งานการออกแบบ DSP ที่มีประสิทธิภาพบนเอฟีจีเอด้วยการปรับใช้จุดลอยตัวแบบแข็ง

ต้องการเรียนรู้เพิ่มเติมเกี่ยวกับการปรับใช้จุดลอยตัวแบบแข็งของ Intel หรือไม่ เอกสารข้อมูลนี้กล่าวถึงสถาปัตยกรรมแนวทางใหม่ โดยเริ่มต้นจากอุปกรณ์ Arria 10 และผ่านอุปกรณ์ Stratix 10 อย่างต่อเนื่อง ที่จะให้ประสิทธิภาพของอัลกอริธึมจุดลอยตัว DSP ที่สูงสุดบนเอฟพีจีเอจนถึงปัจจุบัน

อ่านเอกสารข้อมูล (PDF)

BDIT ประเมินประสิทธิภาพพลังงานของการออกแบบ DSP ที่ซับซ้อนและใช้งานจริงบนบอร์ดการพัฒนาเอฟพีจีเอ Intel® 28 nm:

  • เกณฑ์มาตรฐานพลังงานสำหรับการออกแบบ DSP ซับซ้อน: Cholesky และ QR-based matrix factorization
  • ผลลัพธ์และและการใช้งานของผังเครื่องมือจุดลอยตัว

อ่านเอกสารข้อมูล (PDF)

BDIT ประเมินประสิทธิภาพพลังงานของการออกแบบ DSP ที่ซับซ้อนและใช้งานจริงบนบอร์ดการพัฒนาเอฟพีจีเอ Intel® 28 nm:

  • เกณฑ์มาตรฐานประสิทธิภาพสำหรับการออกแบบ DSP ที่ซับซ้อน: Cholesky และ QR-based matrix factorization
  • ผลลัพธ์และและการใช้งานของผังเครื่องมือจุดลอยตัว

อ่านเอกสารข้อมูล (PDF)

ดูตัวอย่าง

แสดงเพิ่มขึ้น แสดงน้อยลง

เว็บแคสต์

ใหม่: ดูตอนนี้ทันที 15 นาที

การเร่งความเร็วระยะเวลาการพัฒนาการออกแบบด้วยบล็อก DSP จุดลอยตัวแบบแข็งในเอฟพีจีเอ

ดูเว็บแคสต์นี้เพื่อเรียนรู้:

  • ภาพรวมของความท้าทายของการปรับใช้งานจุดลอยตัวในปัจจุบัน
  • บทนำเกี่ยวกับบล็อก DSP จุดลอยตัวแบบแข็งของ Intel
  • ภาพรวมของวิธีที่คุณจะสามารถได้รับประสิทธิภาพการทำงานของ DSP และประสิทธิภาพลอจิกแบบที่ไม่เคยมาก่อน