• <เพิ่มเติมบน Intel.com

ชิปเซ็ต Intel® E7505

ชิปเซ็ต Intel®  E7505

ชิปเซ็ต Intel ® E7505 ใช้ประโยชน์เต็มที่จากโปรเซสเซอร์
Intel® Xeon® ในการส่งมอบเทคโนโลยีขั้นสูงและความยืดหยุ่นของ IO สำหรับทั้งเวิร์คสเตชั่นและเซิร์ฟเวอร์ ชิปเซ็ต Intel E7505 รองรับแพลตฟอร์มเวิร์คสเตชันแบบ Dual-Processor ที่ปรับให้เหมาะสำหรับโปรเซสเซอร์ Intel® Xeon® ที่มี ระบบบัส 533 MHz และ Intel® NetBurst® microarchitecture ซึ่งรวมระบบบัส 533 MHz เข้ากับหน่วยความจำที่เร็วกว่า เจนเนเรชั่นถัดไปของกราฟิก AGP 8X และการปรับปรุงแบนด์วิดธ์ I/O สำหรับแพลตฟอร์มเวิร์คสเตชันที่ครอบคลุม

 

แพลตฟอร์มนี้มีการเพิ่มประสิทธิภาพ

  • โปรเซสเซอร์แบบ Dual Intel® Xeon® ที่มีบัสระบบ 533 MHz สามารถให้แบนด์วิดธ์ที่มีได้สูงสุดถึง 4.3 GB/s
  • ช่องหน่วยความจำแบบ Dual DDR-266 ให้แบนด์วิดธ์หน่วยความจำได้สูงสุดถึง 4.3 GB/s
  • พอร์ตแบบ Direct Attach AGP 8X ให้แบนด์วิดธ์กราฟิก 2.1 GB/s ซึ่งออกจาก MCH โดยตรง
  • การเชื่อมต่อ Intel® Hub Interface 2.0 ช่วยให้สามารถกำหนดค่าแบนด์วิดธ์ของ I/O ได้สูงเกิน 1.0 GB/s ของแบนด์วิดธ์ I/O

คุณลักษณะและคุณประโยชน์

สนับสนุนโปรเซสเซอร์ Intel® Xeon® จำนวนสองตัวด้วยระบบบัส 533 MHz สำหรับแพลตฟอร์มเวิร์คสเตชันที่ใช้โปรเซสเซอร์คู่

นำการเพิ่มประสิทธิภาพบัสระบบและเทคโนโลยี Hyper-Threading ของ Intel® Xeon® มาสู่เวิร์คสเตชั่นและเซิร์ฟเวอร์

ความสามารถของบัสระบบแบบ 533 MHz

สนับสนุนแพลตฟอร์มที่มีประสิทธิภาพสูงและสมดุลด้วยการใช้งานแบนด์วิดธ์บัสของระบบ 4.3 GB/s ที่สามารถรองรับหน่วยความจำ, กราฟิก และแบนด์วิดท์ของ I/O มากขึ้นได้

Dual-channel DDR266

ให้แบนด์วิดธ์หน่วยความจำ 4.3 GB / s สำหรับการทำงานที่สมดุลบนโปรเซสเซอร์ Intel ® Xeon ® processor ที่มีแพลตฟอร์มของบัสระบบ 533 MHz

หน่วยความจำ DDR ที่ไม่ถูกบัฟเฟอร์หรือรีจิสต์

ช่วยให้เกิดความยืดหยุ่นในการออกแบบสำหรับการใช้งานขององค์กรที่มีความหลากหลาย

Memory Error Correction Code (ECC)

Memory Error Correction Code สำหรับความน่าเชื่อถือสูง

Intel® x4 Single Device Data Correction (Intel®
x4 SDDC)

ช่วยให้มีการทำงานของหน่วยความจำอย่างต่อเนื่อง ในกรณีที่มีการล้มเหลวของอุปกรณ์เดี่ยว

อินเตอร์เฟซ APG 8X

เจเนเรชั่นถัดไปของอินเตอร์เฟซกราฟิก ที่ให้แบนด์วิดธ์ 2.1 GB / s กราฟิกโดยตรงจาก MCH สำหรับใช้กับกราฟิกการ์ด AGP 8X ที่ทันสมัยที่สุด

Intel® Hub Interface 2.0

เส้นทางข้อมูลเฉพาะสำหรับการถ่ายโอนข้อมูลที่สูงกว่า 1.0 GB/s ไปสู่และกลับจาก MCH ซึ่งสนับสนุนเซ็กเมนต์ I/O ด้วยความน่าเชื่อถือมากขึ้นและการเข้าถึงเร็วขึ้นสำหรับเครือข่ายความเร็วสูง

ผนวกรวมการใช้งาน USB 2.0 ความเร็วสูง

หกพอร์ตซึ่งให้แบนด์วิดธ์ได้มากกว่า USB 1.1 สูงสุดถึง 40 เท่า สำหรับอุปกรณ์ต่อพ่วง I/O ความเร็วสูงอันหลากหลาย

การเตือนบน LAN* 2.0

ปล่อยการแจ้งเตือนในกรณีที่เกิดความล้มเหลวของซอฟแวร์หรือการบุกรุกระบบ แม้ในขณะที่ไม่มี O/S หรือระบบถูกระงับ

ตัวควบคุม AC'97

รองรับระบบเสียงรอบทิศทาง Dolby* Digital 5.1 ซึ่งให้แชนเนลของคุณภาพเสียงที่เพิ่มขึ้นสูงถึงหกแชนเนล  

โหมด Low-power Sleep

ประหยัดพลังงาน

ข้อมูลเพิ่มเติม: 1 2

เอกสารทางเทคนิค

ดูเอกสารทางเทคนิคอื่นๆ >
ข้อมูลแพ็คเกจ

Intel® E7505 Memory Controller Hub (MCH)

ประเภทไฟล์/ขนาด:  PDF 3523KB

1005-pin Flip Chip-Ball Grid Array (FC-BGA)

Intel® 82870P2 64-bit PCI/PCI-X Controller Hub 2

ประเภทไฟล์/ขนาด:  PDF 1610KB

567-pin Flip Chip-Ball Grid Array (FC-BGA)

Intel® 82801DB I/0 Controller Hub

ประเภทไฟล์/ขนาด:  PDF 6851KB

Intel® 82801DB I/O Controller Hub (ICH4) / Intel® 82801DBL I/O Controller Hub 4-L (ICH4-L)

เอกสารข้อมูลของชิปเซ็ต Intel ® 845GE/845PE: Intel® 82845GE Graphics and Memory Controller Hub (GMCH) / Intel® 82845PE Memory Controller Hub (MCH)

421-pin Micro Ball Grid Array (BGA*)

ข้อมูลผลิตภัณฑ์และประสิทธิภาพ

open

1. จำเป็นต้องมีระบบที่รองรับ Intel® Hyper-Threading Technology (Intel® HT Technology) โปรดตรวจสอบข้อมูลกับผู้ผลิตพีซีของคุณ ประสิทธิภาพจะแตกต่างกันขึ้นอยู่กับฮาร์ดแวร์และซอฟต์แวร์เฉพาะที่ใช้ ไม่มีใน Intel® Core™ i5-750 เจนเนอเรชั่นก่อนหน้า สำหรับข้อมูลเพิ่มเติม รวมถึงรายละเอียดเรื่องโปรเซสเซอร์ใดบ้างที่สนับสนุน HT Technology โปรดไปที่ www.intel.com/content/www/us/en/architecture-and-technology/hyper-threading/hyper-threading-technology.html


2. ในอุปกรณ์หน่วยความจำ x4 DDR, อุปกรณ์ตรวจสอบความถูกต้องข้อมูล Intel® x4 Single Device Data Correction (Intel® x4 SDDC), สามรถตรวจจับข้อผิดพลาด และทำการแก้ไขสำหรับข้อมูลขนาดบิตข้อมูล 1, 2, 3, หรือ 4 บิต ภายในอุปกรณ์เดี่ยว และสามารถตรวจจับข้อผิดพลาดได้มากถึงบิตข้อมูล 8 บิต ในอุปกรณ์สองชุด